基于EPP模式的数据采集卡设计.docx
《基于EPP模式的数据采集卡设计.docx》由会员分享，可在线阅读，更多相关《基于EPP模式的数据采集卡设计.docx（17页珍藏版）》请在冰豆网上搜索。
基于EPP模式的数据采集卡设计
基于EPP模式的数据采集卡设计
【摘要】随着计算机和电子技术的飞速发展与普及，尤其是把计算机应用到测量领域后，仪器系统和计算机的通信接口出现了许多形式，如通用串口、并行口、内总线等。
在PC机上，并口又称为并行接口，采用的是25针D形接头，是一个很重要的外部设备接口，最初它只用来连接打印机，完成文本和图象的输出功能。
但是，随着计算机应用技术的不断发展、人们又发现了并行口的许多新用途。
如软件加密狗、活动硬盘以及通用芯片编程器等。
EPP（EnhancedParallelPort）增强型并行口传输速率与传输距离适中，实现时不需要外加软件、硬件驱动电路，所以实现简单、成本较低。
本文主要介绍的是有关PC机并行打印机接口的另外一种用法。
利用本文所述方法制成的并口数据采集卡，可以把模拟信号通过采集卡转换成数字信号由并口连接在计算机上实时地采集并保存起来，构成一个通信系统。
把采集到的模拟信号通过一个放大电路把信号运算放大，再通过A/D转换把模拟信号转换成8位数字信号并锁存后输入到RAM存储器中存储，通过地址发生电路与存储器控制电路控制存储器的状态，如果存储器的内存已经存储满，则通过并口进行存储器与计算机的传输，把存储器的内容通过总线缓冲器读入计算机中。
摘要……………………………………………………………………………………………………………1
引言……………………………………………………………………………………………………………3
1、计算机接口简介………………………………………………………………………………………3
1.1并口介绍……………………………………………………………………………………………3
1.2串口介绍……………………………………………………………………………………………3
1.3USB接口介绍………………………………………………………………………………………4
2、EPP协议及其信号定义………………………………………………………………………………4
2.1EPP协议与其端口定义……………………………………………………………………………4
2.2EPP操作时序原理…………………………………………………………………………………5
2.3EPP端口寄存器……………………………………………………………………………………5
3、ADC0809芯片性能特点介绍……………………………………………………………………………6
4、设计要求与原理…………………………………………………………………………………………7
4.1、设计要求……………………………………………………………………………………………7
4.2、设计原理……………………………………………………………………………………………8
5、采集卡的各个模块设计………………………………………………………………………………8
5.1模拟信号放大部分电路………………………………………………………………………………8
5.2A/D转换电路…………………………………………………………………………………………9
5.3存储器电路和地址发生器电路……………………………………………………………………10
5.4时序逻辑控制电路…………………………………………………………………………………11
5.5时钟产生与控制电路………………………………………………………………………………12
6、总结………………………………………………………………………………………………………13
致谢辞……………………………………………………………………………………………………14
参考文献…………………………………………………………………………………………………15
Abstract……………………………………………………………………………………………………16
引言
随着测试测量和控制应用的快速发展，数据采集（DAQ）成为一个很有市场前景的技术，本文主要介绍了怎样将采集到的数据通过并口与计算机进行通信。
数据采集，又称数据获取，是指从传感器和其它待测设备等模拟和数字被测单元中自动采非电量或者电量信号，送到上位机中进行分析、处理。
数据采集系统是结合基于计算机或者其他专用测试平台的测量软硬件产品来实现灵活的、用户自定义的测量系统。
通常，必须在数据采集设备采集之前调制传感器信号，包括对其进行增益或衰减和隔离,放大,滤波等.对待某些传感器，还需要提供激励信号。
数据采集技术已经广泛地应用在各个领域，比如摄像头，麦克风，都是数据采集工具。
被采集数据是已被转换为电讯号的各种物理量，如温度、水位、风速、压力等，可以是模拟量，也可以是数字量。
采集一般是采样方式，即隔一定时间（称采样周期）对同一点数据重复采集。
采集的数据大多是瞬时值，也可以是某段时间内的一个特征值。
准确的数据量测是数据采集的基础。
数据量测方法有接触式和非接触式，检测元件多种多样。
不论哪种方法和元件，均以不影响被测对象状态和测量环境为前提，以保证数据的正确性。
数据采集含义很广，包抱对面状连续物理量的采集。
在计算机辅助制图、测图、设计中，对图形或图像数字化过程也可称为数据采集，此时被采集的是几何量（或包括物理量，如灰度）数据。
一种具有现场实时数据采集、处理功能的自动化设备。
具备实时采集、自动存储、即时显示、即时反馈、自动处理、自动传输功能。
为现场数据的真实性、有效性、实时性、可用性提供了保证。
数据采集卡，即实现数据采集（DAQ）功能的计算机扩展卡，可以通过USB、串口、并口、PXI、PCI、PCIExpress、火线（1394）、PCMCIA、ISA、CompactFlash等总线接入个人计算机。
在计算机广泛应用的今天，数据采集的重要性是十分显著的。
它是计算机与外部物理世界连接的桥梁。
各种类型信号采集的难易程度差别很大。
实际采集时，噪声也可能带来一些不小的麻烦，所以在设计中应该考虑到噪声带来的干扰以及消除干扰的方法。
1、计算机接口简介
接口类型指的是电子白板与电脑系统采用何种方式进行连接。
目前电子白板与电脑连接常见的接口类型：
有并口（也有称之为IEEE1284，Centronics）和串口（也有称之为RS-232接口的）和USB接口。
1.1并口介绍
并口又称为并行接口。
目前，并行接口主要作为打印机端口，采用的是25针D形接头。
所谓“并行”，是指8位数据同时通过并行线进行传送，这样数据传送速度大大提高，但并行传送的线路长度受到限制，因为长度增加，干扰就会增加，数据也就容易出错。
目前计算机基本上都配有并口。
为了提高接口的性能，及兼容过去的标准，IEEE1284定义了5种工作模式:
⑴、SPP模式：
StandardParallelPort标准并行接口，也称为Compatibility兼容模式。
⑵、Nibble模式：
从PC机到外设8-bit数据线，反向4-bit数据线。
⑶、Byte模式：
8-bit双向传输，速率在50KB/s到150KB/s之间 。
⑷、EPP模式：
EnhancedParallelPort增强并行接口，允许任一方向的高速字节传输。
⑸、ECP模式：
ExtendedCapabilitiesPort扩展功能并行接口，允许PC机发送数据块 。
符合IEEE1284标准的并口，使用设备ID（Deviceidentificationsequence）来实现即插即用（PlugandPlay）配置，使并口更易于使用[1]。
虽然现在的计算机接口向着USB方向发展，但是在工业控制领域，并口通信技术仍然有着大规模的应用。
1.2串口介绍
串口叫做串行接口，现在的PC机一般有两个串行口COM1和COM2。
串行口不同于并行口之处在于它的数据和控制信息是一位接一位地传送出去的。
虽然这样速度会慢一些，但传送距离较并行口更长，因此若要进行较长距离的通信时，应使用串行口。
通常COM1使用的是9针D形连接器，也称之为RS-232接口，而COM2有的使用的是老式的DB25针连接器，也称之为RS-422接口，不过目前已经很少使用。
RS-232、RS-422与RS-485都是串行数据接口标准，最初都是由电子工业协会（EIA）制订并发布的，RS-232被定义为一种在低速率串行通讯中增加通讯距离的单端标准。
RS-232采取不平衡传输方式，即所谓单端通讯。
RS-422由RS-232发展而来，它是为弥补RS-232之不足而提出的，为改进RS-232通信距离短、速率低的缺点，RS-422定义了一种平衡通信接口，将传输速率提高到10Mb/s，传输距离延长到4000英尺（速率低于100kb/s时），并允许在一条平衡总线上连接最多10个接收器。
RS-422是一种单机发送、多机接收的单向、平衡传输规范，被命名为TIA/EIA-422-A标准。
为扩展应用范围，EIA又于1983年在RS-422基础上制定了RS-485标准，增加了多点、双向通信能力，即允许多个发送器连接到同一条总线上，同时增加了发送器的驱动能力和冲突保护特性，扩展了总线共模范围，后命名为TIA/EIA-485-A标准[2]。
1.3USB接口介绍
USB即“UniversalSerialBus”，中文名称为通用串行总线。
这是近几年逐步在PC领域广为应用的新型接口技术。
USB接口具有传输速度更快，支持热插拔以及连接多个设备的特点。
目前已经在各类外部设备中广泛的被采用。
目前USB接口有两种：
USB1.1和USB2.0。
理论上USB1.1的传输速度可以达到2Mbps/秒，而USB2.0则可以达到速度480Mbps/秒，并且可以向下兼容USB1.1。
2、EPP协议及其信号定义
2.1EPP协议与其端口定义
EPP协议源于IntelXircom和Zenith数据系统。
作为一个提供高性能并口连接的方法,它仍与SPP兼容。
EPP协议为并行口外围设备带来了许多便利,它极大地改善了PC机并行口的数据传输率,使用EPP协议,系统可以获得500K～2MB/S的传输速率,这种情况下,并行口外设近似于在ISA即插即用卡相同的性能水平下工作,从一个与并行口相连的设备获得这种等级的数据传输能力是EPP协议的主要特征之一。
EPP协议是一种与标准并行口兼容且能完成双向数据传输的协议。
该协议定义的并行口更象一个开放的总线,给用户提供了强大的功能和灵活的设计手段。
EPP数据传输协议允许外设可以以适合它处理或储存数据能力的速率接收数据,这就保证了数据完整性和防止数据丢失。
这种“速率匹配”对主机和外围设备都是透明的。
所有的并行口传输方法都利用了联锁的握手信号,这可以允许外围设备控制其本身操作所需的建立时间。
另外在应用EPP时,需要在计算机的BIOS设置中将并口模式设成EPP方式。
表2-1常用的EPP协议的信号定义及描述[3]
EPP信号名
EPP信号方向
EPP信号描述
对应引脚
nwrite
输出
低电平写，高电平读
1
ndatastb
输出
低有效，进行数据读写
14
Naddstb
输出
低有效，进行地址读写
17
ninit
输出
低有效，复位外设
16
intr
输入
外设中断，外设对主机产生中断请求
10
nwait
输入
握手信号,低表示开始一个周期,高表示结束一个周期
11
AD[0…7]
输入
双向数据/地址总线
2…9
用户定义
双向
用户可以灵活定义
12
用户定义
输入
用户可以灵活定义
13
用户定义
输入
用户可以灵活定义
15
GND
信号地
18…25
2.2Epp操作时序原理
PC机通常有两个打印并行口基地址，一个为378H，另外一个为278H。
基地址开始的三个低位寄存器主要是为了保证和SPP兼容。
EPP利用硬件自动握手实现主机与外设之间的高速双向数据传输，软件只须对相应端口寄存器进行读/写操作。
（1）EPP写操作时序如图2-1[3]所示。
CPU实现向外设写数据的操作步骤如下：
①程序对EPP数据寄存器执行写操作；
②nWrite置低；
③CPU将有效数据送到数据总线上；
④nDStrb（nAStrb）变低（只要nWait为低）；
⑤主机等待nWait变高，确认数据发送成功；
⑥EPP写周期结束。
（2）EPP读操作时序如图2-2[3]所示。
CPU实现从外设读数据的操作步骤如下：
①程序对相应EPP端口寄存器执行读操作；
②nDStrb（nAStrb）置低（如果nWait为低）；
③主机等待nWait为高，确认数据发送成功；
④主机从并行口引脚读取数据；
⑤nDStrb（nAStrb）置高；
⑥EPP读操作周期结束。
t1t2t3t4t5t6t7t1t2t3t4t5t6t7
图2-1数据/地址写周期时序图2-2数据/地址读周期时序
2．3EPP端口寄存器
EPP接口除了保留SPP的3个端口寄存器以外，还新增了5个端口寄存器，如表2-2[7]所示。
表2-2 EPP寄存器定义
地 址
端口名称
方 向
基地址+0
SPP数据端口
写
基地址+1
EPP状态端口
读
基地址+2
EPP控制端口
写
基地址+3
EPP地址端口
读/写
基地址+4
EPP地址端口
读/写
基地址+5
EPP数据端口
读/写
基地口+6
未定义（32位传输）
读/写
基地址+7
未定义（32位传输）
读/写
表2-3[7]EPP状态端口寄存器
WAIT
INTR
USER1
USER2
USER3
×
×
TMOUT
WAIT：
Wait状态位（1有效）；INTR：
中断请求状态位（1有效）；USER1～USER3：
用户自定义；TMOUT：
保留（EPP1.7）超时标志位（EPP1.9）。
表2-4[7]EPP控制端口寄存器
×
×
DIR
IRQEN
ASTRB
INIT
DSTRB
WRITE
DIR：
方向位（1输入，0输出）；IRQEN：
中断使能位（1有效）；ASTRB：
地址选通位（0有效）；INIT：
初始化（1有效）；DSTRB：
数据选通位（0有效）；WRITE：
读/写状态位（0：
写，1：
读）
图2-3[4]并口外型连接图
nW为读写输出信号nWrite，nD为数据输出信号nDatastb，nA为地址输出信号。
3、ADC0809芯片性能特点介绍
ADC0809是一个逐次逼近型的A/D转换器,外部供给基准电压;单通道转换时间116us；分辨率为8位,带有三态输出锁存器,转换结束时,可由CPU打开三态门,读出8位的转换结果;有8个模拟量的输入端,可引入8路待转换的模拟量。
ADC0809的数据输出结构是内部有可控的三态缓冲器,所以它的数字量输出信号线可以与系统的数据总线直接相连。
内部的三态缓冲器由OE控制,当OE为高电平时,三态缓冲器打开,将转换结果送出;当OE为低电平时,三态缓冲器处于阻断状态,内部数据对外部的数据总线没有影响。
因此,在实际应用中,如果转换结束,要读取转换结果,则只要在OE引脚上加一个正脉冲,ADC0809就会将转换结果送到数据总线上。
其芯片电路图如图3-1[5]所示，内部逻辑结构图如图3-2[5]所示。
图3-1ADC0809封装图
图3-2ADC0809内部结构图
4、设计要求与原理
4.1设计参数与功能
本设计的主要目的是通过学习计算机并行接口的EPP通信协议掌握数据采集卡的设计原理与方法，因此必须对计算机接口通信进行充分理解，以及掌握数据采集的方法与原理。
本设计的参数与要实现的功能如下：
8路模拟信号输入；
输入±5V的电压；
采集卡的存储器容量为64kb；
触发方式采用软件触发；
采样频率为100Khz，采用查询方式；
如果存储器的内存存储满后，通过计算机并口把存储器的内容读入计算机。
4.2设计原理
采集卡的原理图如图4-1所示，其工作原理如下：
（1）首先输入模拟信号通过采集卡的模拟部分，该部分主要由运算放大器构成，可对信号进行放大并将双极性信号转换成单极性信号以便于A/D转换器输入。
（2）信号经A/D转换器模数转换后输出8位数字信号，经锁存器后输入到RAM暂时存储。
由于计算机在并口工作方式下数据传送速率不是太快，因此大多在数据采集卡上设计RAM，将数据暂时存放在采集卡上，待一次采集结束后将数据从采集卡的存储器读入到计算机。
（3）地址发生器为存储器提供地址信号，当数据存取满后，地址发生器将产生一个触发脉冲，该触发脉冲一是关断时钟产生电路的时钟输出，二是通知计算机可以将存储器中的数据通过总线缓冲器读入到计算机中。
（4）所有控制信号的输入和输出都通过时序逻辑控制部分进行。
由于在数据采集过程中计算机需要对采集的某些过程进行控制，因此需要输出控制信号到外设;计算机也需要知道外设的状态，因此需要将外设的某些状态信号输入到计算机。
（5）时钟产生和控制电路主要由石英晶体振荡电路和时钟控制部分组成，石英晶体振荡电路产生时钟信号；时钟控制部分主要控制时钟的关断、设置A/D转换器和地址发生器的时钟延时。
图4-1采集卡的原理方框图
5、采集卡的各个模块设计
5.1模拟信号放大部分电路
一般传感器的输出信号都比较微弱，要将该微弱信号转换成有用的信号以便于后期使用，就要加入信号调理电路，其作用是进行信号放大和去除干扰等。
模拟部分主要由运算放大电路组成，包括反向比例放大电路和加法电路，如图5-1所示。
比例放大电路主要对输入信号进行适当放大，由图5-1中运算放大器U1成。
由于一般的A/D转换器要求正极性电压输入，因此需要把双极性信号转换成单极性信号，此处采用一个加法电路来实现，就是用一个负信号电源加在图5-1中的运放U2的输入端构成。
图5-1模拟信号放大电路
5.2A/D转换电路
本设计中所使用的A/D转换电路芯片是ADC0809，ADC0809是一种8路输入单片模数转换器件，采用逐位逼近式A／D转换原理，它的输出输人接口全部为TTL电平，数据输出口线为三态，可以直接接到微机系统总线上，而无需另加I／O接口芯片。
将数据采集卡的模拟部分经过放大输出的信号通过A/D转换器后，输出8位数字信号并由锁存器锁存，由于A/D转换器ADC0809有8路输入，所以可以进行8路采集。
ADDA，ADDB，ADDC三个管脚用来选择输入的信道。
ADC0809在本设计电路中主要信号引脚连接说明如下：
1、模拟信号输入IN0～IN7：
IN0-IN7为八路模拟电压输入线，加在模拟开关上，工作时采用时分割的方式，轮流进行A/D转换，在电路中用来作为模拟信号的输入端。
2、地址输入和控制线：
地址输入和控制线共4条，其中ADDA、ADDB和ADDC为地址输入线，用于选择IN0-IN7上哪一路模拟电压送给比较器进行A/D转换。
ALE为地址锁存允许输入线，高电平有效。
当ALE线为高电平时，ADDA、ADDB和ADDC三条地址线上地址信号得以锁存，经译码器控制八路模拟开关通路工作。
其选择通道方式如表5-1所示。
表5-1[5]通道选择表
3、数字量输出及控制线：
START为“启动脉冲”输入线，上升沿清零，下降沿启动ADC0809工作。
START端与时钟产生与控制电路的START端口连接。
EOC为转换结束输出线，该线高电平表示AD转换已结束，数字量已锁入“三态输出锁存器”。
D0-D7为数字量输出线，D7为最高位。
ENABLE为“输出允许”线，高电平时能使D0-D7引脚上输出转换后的数字量。
4、电源线及其他：
CLOCK为时钟输入线，用于为ADC0809提供逐次比较所需，一般为640kHz时钟脉冲。
Vcc为+5V电源输入线，GND为地线。
+VREF和-VREF为参考电压输入线，用于给电阻网络供给标准电压。
+VREF常和VDD相连，VDD设置为5V,-VREF常接地。
图5-2 A/D转换图
ADC0809的内部没有时钟电路，所需时钟信号由外界提供，因此有时钟信号引脚。
通常使用频率为500KHz的时钟信号由于ADC0809的典型工作频率640kHz不太容易得到，所以通常使用相近频率且容易获得的信号进行替代。
本设计中，晶振始端所产生的频率为2.4576MHz，将该时钟频率经过74HC74四分频后得到600kHz左右的信号来给ADC0809使用[6]。
ADC0809对输入模拟量要求：
信号单极性，电压范围是0－5V，若信号太小，必须进行放大；输入的模拟量在转换过程中应该保持不变，如若模拟量变化太快，则需在输入前增加采样保持电路。
5.3存储器电路和地址发生器电路
该电路主要目的是为存储器提供地址，本设计采用4片74HC163构成16位地址发生器。
该地址发生器电路如图5-3所示。
·地址发生器时钟输入由两个部分组成，一个是时钟电路产生的时钟信号，主要是在信号存取到存储器时为地址发生器提供时钟信号；另外一个是由时序逻辑电路产生的逻辑控制信号，用于将存储器中的数据读出是为发生器提供控制信号。
·4片74HC163的输出与存储器的16根地址线A0－A15，地址范围是64Kb。
·当地址发生器数到FFFFH时，将产生一个触发脉冲，输入到D触发器的时钟输入端，由于D触发器的D端接VCC（高电平），因此将使D触发器发生翻转，产生高电平信号EOC，该信号通过三态门输入到并口的AD0，计算机在查询到AD0位为高时，知道此时存储器已经存满，可以将存储器数据读入到计算机中，同时该信号将关断时钟产生电路的时钟输出[8]。
MER是存储器读允许信号（低电平有效），当地址发生器计数满后，MER将变为低，表示允许将存储器数据读出。
·D触发器中CLR端是有时序逻辑控制部分产生的，用于对D触发器状态清零，如果计算机将存储器数据全部读入，在开始下一次数据采集前，需要将D触发器的转台清零。
图5-3地址发生器电路
5.4时序逻辑控制电路
时序逻辑控制电路如图5-4所示，是并口数据采集设计的核心部分，该模块通过与并口的三根信号线连接（Ndtastb、Naddstb、Nwrite）产生控制信号对整个采集系统进行控制。
电路说明如下：
·Nwait是产生的握手信号，与并口的Nwait脚连接，当计算机执行数据或地址读写命令时，Nwait为高电平。
·Ndataread在并口从外设读数据时产生，当执行读数据命令时，该信号为低电平，使74HC245有效，从存储器读出的数据D0－D7可以输入到并口的数据总线上，同时该信号输入到地址发生器的时钟输入端，为读数据是地址发生器提供时钟。
·Datawrite在向外设写数据时产生，当执行写数据命令是，该信号为低电平，使74HC373有效，并口的数据可输出到锁存器从而产生一些控制信号，比如START（采样开始信号），ADDCLR（地址发生器地址清零信号），CLR（D触发器状态清零信号）等，可以根据实际需要设置更多的控制信号。
·Addrread信号在外设读地址时产生，当执行地址读命令时，产生低电平信号，使三态门打开，EOC信号（地址发生器计数满后产生的电平信号）输入到并口的地址总线的AD0位，计算机查询到AD0位为高电平时说明此时采集卡的存储器已经存满，计算机可以从存储器读入数据。
·Addrwrite信号在向外设写地址时产生
升级会员 