关于阻抗控制设计方面的一些建议.docx

关于阻抗控制设计方面的一些建议.docx

《关于阻抗控制设计方面的一些建议.docx》由会员分享，可在线阅读，更多相关《关于阻抗控制设计方面的一些建议.docx（12页珍藏版）》请在冰豆网上搜索。

关于阻抗控制设计方面的一些建议

关于阻抗控制设计方面的一些建议

●随着通信科技的不断提升，必然对PCB的要求也有了相应的提高，传统意义上PCB已受到严峻的挑战，以往PCB的最高要求open&short从目前来看已变成PCB的最基本要求，取而代之的是一些为保证客户设计意图的体现而在PCB上所体现的性能的要求。

如阻抗控制等。

●深南电路公司作为中国大陆最早为通信企业提供PCB的厂商，在1997年就对该课题进行研究和开发。

●到目前为止有“阻抗”控制的PCB已广泛的应用于：

SDH、GSM、CDMA、PC、大功率无绳电话、手机等同时也为国防科技提供了相当数量的PCB

●随着“阻抗”的进一步拓展和延伸，我们作为专业的PCB厂商，为能向客户提供合格的产品和优质的服务对该类PCB的合作方面做如下建议。

●就PCB的阻抗控制而言，其所涉及的面是比较广泛的。

但在具体的加工和设计时我们一般控制其主要因素，具体而言：

●Er--介电常数

●H---介质厚度

●W---线条宽度

●t---线条厚度

●微条线（Microstrip）

●Z0=[87/（Er+1.41）½]Ln5.98h/（0.8w+t）

●带线（Stripline）

●Z0=[60/Er½]Ln4h/[0.67w（0.8+t/w）]

●Er（介电常数）就目前而言通常情况下选用的材料为FR-4，该种材料的Er特性为随着载入频率的不同而变化，一般情况下Er的分水岭默认为1GHZ（高频）。

●目前材料厂商能够承诺的指标<5.4（1MHz）

●根据我们实际加工的经验，在使用频率为1GHZ以下的其Er认为4．2左右

●1.5—2.0GHZ的使用频率其仍有下降的空间。

故设计时如有阻抗的要求则须考虑该产品的当时的使用频率。

●我们在长期的加工和研发的过程中针对不同的厂商已经摸索出一定的规律和计算公式。

●7628----4.5（全部为1GHz状态下）

●2116----4.2

●1080----3.6

●在不同的层间结构和排列时，其具体的变化是不同的如7628+2116时Er是多少，并不是简单的算术平均数。

●各种结构的排列在Microstrip&Stripline时所表现出的Er也是不同的。

●FR-4的材料其本身就存在着这种，随频率的变化其Er也变化的特性，因此一般情况下，大于2GHZ的使用频率，同时对阻抗又有很高要求的PCB建议使用其他材料。

如BT、CE、PTFE…...Er比较稳定的材料。

同时我认为在目前传输类产品上改良的LOWDK材料还是能满足性能要求的，包括宽频产品。

●目前国内的厂家也在加紧这方面的研究，但目前至少不是很成熟。

●国外比较成熟如日本HITACHI、美国的BI……等，但成本压力较大。

●通信产品目前集成化的趋势也比较明显，在PCB上就体现出高层数，而为保证信号线的阻抗匹配，相应的介质也上来了，板也越来越厚。

如24层的背板6mm厚甚至更厚。

（已有客户想在年内突破30层8mm）

●为有效的控制板厚低Er的材料也孕育而生，且进入比较成熟的阶段。

●LowDk&HighTg的材料Er在3.5—3.8Tg160—180有效的控制板厚和Z方向上的膨胀。

●我们目前已经和部分客户对HITACHI的LOWDK材料进行了认证，为进一步的批量加工做更充分的准备。

●目前大规模推广的瓶颈为材料成本的压力。

●PCB板材介电常数

●介电质介电常数

●真空1.0

●玻璃纤维（GLASS）6.5

●环氧树脂（Epoxy）3.5

●FR44.4～5.2

●聚四氟乙烯（PTFE）2.1

●PTFE/Glass2.2～2.6

●聚氰酸树脂（C.E.）3.0

●C.E./Glass3.2～3.6

●C.E./Quartz2.8～3.4

●聚亚硫胺（Polyimide）3.2

●Polyimide/Glass4.0～4.6

●Polyimide/Quartz3.5～3.8

●BismaleimideTriazine（BT）3.3

●BT/Glass4.0

●Alumina9.0

●石英（Quartz）3.9

●以上资料是在1MHz的条件下测得的

●H（介质层厚度）该因素对阻抗控制的影响最大故设计中如对阻抗的宽容度很小的话，则该部分的设计应力求准确，FR-4的H的组成是由各种半固化片组合而成的（包括内层芯板），一般情况下常用的半固化片为：

●1080厚度0.075MM、

●7628厚度0.175MM、

●2116厚度0.105MM。

●…...

●在多层PCB中H一般有两类：

●A内层芯板中H的厚度：

虽然材料供应商所提供的板材中H的厚度也是由以上三种半固化片组合而成，但其在组合的过程中必然会考虑三种材料的特性，而绝非无条件的任意组合，因此板材的厚度就有了一定的规定，形成了一个相应的清单，同时H也有了一定的限制。

●如0.17mm1/1的芯板为2116*1

●如0.4mm1/1的芯板为1080*2+7628*1

●……

●B多层板中压合部分的H的厚度：

其方法基本上与A相同但需注意铜层的损失。

●举例：

如GROUND~GROUND或POWER~POWER之间用半固化片进行填充，因GROUND、POWER在制作内层的过程中铜箔被蚀刻掉的部分很少，则半固化片中树脂对该区的填充会很少，则半固化片的厚度损失会很少。

反之如SIGNAL~SIGNAL之间用半固化片进行填充SIGNAL在制作内层的过程中铜箔被蚀刻掉的部分较多，则半固化片的厚度损失会很大。

●因此理论上的计算厚度与实际操作过程所形成的实际厚度会有差异。

故建议设计时对该因素应予以充分的考虑。

●同时我们在客户资料审核的岗位也有专人对此通过软体进行计算和校对。

●W（设计线宽）该因素一般情况下是由客户决定的。

●但在设计时请充分考虑线宽对该阻抗值的配合性，即为达到该阻抗值在一定的H、Er和使用频率等条件下线宽的使用是有一定的限制的。

●当然阻抗控制不仅仅是上述几因素，上面所提的只是比较而言影响度较大的几因素，也是从PCB的制造厂商的角度来看待该问题的。

●以下是我们在高多层PCB实际生产加工过程中，总结出来的一些高多层PCB的结构示例，但必须说明的是：

●这仅仅是一点，不足以说明一面的问题，仅仅是建设性的参考。

●由于时间和篇幅的限制在此处没能将一些目前已经成为趋势的做法列出如内层使用H/H（半Oz）铜箔、LowDK材料……

●其中的一些数值是比较粗略的计算结果，实际运用时还需根据实际的情况进行细化。

●考虑到客户的需求基本上还是——高多层能薄一点，因此在高层的结构中我们尽可能的举厚度比较适中的结构。

●20层以上由于结构更加复杂，同时是客户与我们共同努力的结果，因此在实际加工的过程中，根据客户的具体要求再做具体的探讨。

如24层6mm、30层6--8mm…...

●2.0mm8层板的通常配置

●1080+7628

●1080+7628

●1080+7628

●1080+7628

●其阻抗值一般为两种情况：

●MicrostripLine=8milZo=70左右

●OffsetStripline有两种可能：

1.Line=8milZo=45左右2.Line=8milZo=50左右3.如为背板的设计则还有另一种情况

●针对不同的需要可以对左示的结构进行更改而得。

●3.0mm8层板的通常配置

●1080+7628*2

●7628*2

●7628*2

●1080+7628*2

●其阻抗值一般为两种情况：

●MicrostripLine=8milZo=80左右

●OffsetStripline有两种可能：

1.Line=8milZo=58左右2.Line=8milZo=68左右

3.如为背板的设计则还有另一种情况

●针对不同的需要可以对左示的结构进行更改而得。

●2.0mm10层板的通常配置

●1080+7628

●7628+1080

●1080*2

●7658+1080

●1080+7628

●其阻抗值一般为以下几种情况：

●MicrostripLine=8milZo=70左右

●OffsetStripline有两种可能：

1.Line=8milZo=33左右2.Line=8milZo=47左右

3.如为背板的设计已经调整内部地电的排列还有其他的一些情况出现。

●针对StriplineZo偏小的情况一般是压缩Microstrip的介质厚度来增加Stripline的介质厚度满足Zo的需求

●针对不同的需要可以对左示的结构进行更改而得。

●2.0mm12层板的通常配置

●1080*2

●1080*2

●1080*2

●1080*2

●1080*2

●1080*2

●其阻抗值一般为以下几种情况：

●MicrostripLine=8milZo=50左右

●OffsetStripline有两种可能：

1.Line=8milZo=30左右2.Line=8milZo=33左右

3.如为背板的设计以及调整内部地电的排列还有其他的一些情况出现。

●针对StriplineZo偏小的情况一般是增加Stripline的介质厚度满足Zo的需求，通常50ohm的需求该种板会在3.0mm厚度。

●针对不同的需要可以对左示的结构进行更改而得。

●3.0mm14层板的通常配置

●1080+7628

●1080+7628

●1080+7628

●1080+7628

●1080+7628

●1080+7628

●1080+7628

●其阻抗值一般为以下几种情况：

●MicrostripLine=8milZo=70左右

●OffsetStripline有两种可能：

1.Line=8milZo=33左右2.Line=8milZo=40左右

3.如调整内部地电的排列还有其他的一些情况出现。

●针对StriplineZo偏小的情况一般是缩小Microstrip的介质厚度，同时缩小地地或电电之间的介质厚度来增加Stripline的介质厚度满足Zo的需求，包括采用不同厚度芯板进行压合的方法。

●针对不同的需要可以对左示的结构进行更改而得。

●16层3.0mm的结构。

●1080+2116

●1080+2116

●2116*2

●2116*2

●2116*2

●2116*2

●1080+2116

●1080+2116

●其阻抗值一般为以下几种情况：

●MicrostripLine=8milZo=60左右

●OffsetStripline有几种可能：

当Line=8mil时Zo值在33--50…...

●如调整内部地电的排列还有其他的一些情况出现。

●针对StriplineZo偏小的情况一般Backboard设计Top&Bom层是无Microstrip要求，因此调整它们的介质厚度，调整地地或电电之间的介质厚度来增加Stripline的介质厚度满足Zo的需求，包括采用不同厚度芯板进行压合的方法。

●针对不同的需要可以对左示的结构进行更改。

●18层3.0mm厚度的结构.

●各层之间的半固化片全部使用1080*2

●从此种结构的特性上来看Microstrip

Line=8milZo=50左右比较符合常规要求，但OffsetStripline则可能太小。

●针对StriplineZo偏小的情况，一般Backboard设计Top&Bom层是无Microstrip要求，因此调整它们的介质厚度，调整地地或电电之间的介质厚度来增加Stripline的介质厚度满足Zo的需求。

●包括采用不同厚度芯板进行压合的方法通过局部的调整来满足要求。

●针对不同的需要可以对左示的结构进行更改。

●18层3.8mm厚度的结构

●1080+7628

●2116*2

●1080+7628

●从此种结构的特性上来看Microstrip

Line=8milZo=70左右，比一般常规的要求偏大，但OffsetStripline则可能偏小。

●针对StriplineZo偏小的情况，一般Backboard设计Top&Bom层是无Microstrip要求，因此调整它们的介质厚度，调整地地或电电之间的介质厚度来增加Stripline的介质厚度满足Zo的需求。

●包括采用不同厚度芯板进行压合的方法通过局部的调整来满足要求。

●针对不同的需要可以对左示的结构进行更改。

●20层3.0--3.2mm厚度的结构

●各层之间的半固化片全部使用1080*2

此种结构阻抗的状况和调整方法与18层3.0mm的情况基本相同，主要的问题是Stripline偏小。

●20层4.0mm左右厚度的结构

●标注的地方为1080+2116，其余的结构为1080+7628

●从此种结构的特性上来看，一般情况是属于backboard的设计因此Microstrip就没了，OffsetStripline的Zo=33--50（依旧设计的层次排列）如想得到50则在设计上一定要处理好一些问题，且并非每个信号层都能控制到。

●针对不同的需要可以对左示的结构进行更改。

●为使有阻抗要求的PCB在生产加工过程中能得以顺利的完成，故我们建议双方在合作的过程应中注意以下几方面的协作和沟通。

●如贵公司的PCB有阻抗控制的要求，则贵公司在提供加工资料时请提供有阻抗要求的该线条的位置、设计线宽、阻抗值、相对应的介质层厚度……相关的参数。

●如为差动阻抗还需提供差分线之间的间距。

●我们收到贵公司的资料之后，将用POLARCITS25软体进行核算，如发现有偏差，我们将及时通知客户，同时在取得客户同意的条件下对上述各参数进行调整以达到满足阻抗值的要求。

●如该PCB其本身的性能是比较特殊的如：

RF（射频）板等，在资料中敬请予以说明，因为该类板是不能以改动线宽来满足阻抗值的。

●以上所述仅是我们处于PCB制作厂商的角度，对阻抗的加工、品质控制方面的一些浅薄认识，其必然有很多疏漏之处，敬请谅解。

●“阻抗控制”在PCB业界来讲是一个比较复杂，相对较新的课题，因此在合作的过程中，相互的交流、协作是第一性的，我们忠实于客户的设计，但不侷限。