基于DSP的线阵CCD数据采集系统的设计毕业设计说明书.docx

上传人:b****5 文档编号:7364950 上传时间:2023-01-23 格式:DOCX 页数:46 大小:743.13KB
下载 相关 举报
基于DSP的线阵CCD数据采集系统的设计毕业设计说明书.docx_第1页
第1页 / 共46页
基于DSP的线阵CCD数据采集系统的设计毕业设计说明书.docx_第2页
第2页 / 共46页
基于DSP的线阵CCD数据采集系统的设计毕业设计说明书.docx_第3页
第3页 / 共46页
基于DSP的线阵CCD数据采集系统的设计毕业设计说明书.docx_第4页
第4页 / 共46页
基于DSP的线阵CCD数据采集系统的设计毕业设计说明书.docx_第5页
第5页 / 共46页
点击查看更多>>
下载资源
资源描述

基于DSP的线阵CCD数据采集系统的设计毕业设计说明书.docx

《基于DSP的线阵CCD数据采集系统的设计毕业设计说明书.docx》由会员分享,可在线阅读,更多相关《基于DSP的线阵CCD数据采集系统的设计毕业设计说明书.docx(46页珍藏版)》请在冰豆网上搜索。

基于DSP的线阵CCD数据采集系统的设计毕业设计说明书.docx

基于DSP的线阵CCD数据采集系统的设计毕业设计说明书

基于DSP的线阵CCD数据采集系统的设计

1绪论

1.1数据采集的历史与现状

数据采集系统是用计算机控制的多路数据自动检测或巡回检测,并且能够对数据实行存储、处理、分析计算,以及从检测的数据中提取可用的信息,供显示、记录、打印或描绘的系统。

数据采集系统是建立在数字信号处理的基础之上,数字信号处理是一门新兴的学科,其科学体系时间里在20世纪40年代,迅速发展于20世纪60年代,其主要标志是两项重大进展,即傅立叶变换的快速算法的提出和数字滤波器设计方法的完善。

在20世纪40年代至50年代建立的取样数据系统理论,是数字信号处理理论的前身,但它只是现行连续系统理论的拓展。

20世纪50年代末至年代初,数字计算机开始应用于信号处理,数字信号处理理论的研究才真正开始得到快速发展。

到20世纪70年代,数字信号处理已经发展成为一门不再依赖于模型方法和模拟实验而独立发展的学科。

20世纪80年代以后,特别是在90年代,数字信号处理的理论和技术更加成熟,它开始渗透到许多学科领域,并于语音、图像、通信等信息产业紧密结合,不断地在理论上有所创新,在技术上有所突破,开辟了许多新的学科分支[3]。

1.2CCD测距的历史与现状

CCD测距技术作为一种能有效实现非接触的测量技术,被广泛应用于尺寸、位移、距离、表面形状检测和温度检测等领域。

由CCD传感器、光学成像系统、数据采集和处理系统构成的距离测量装置,具有测量精度高、速度快、应用方便灵活等特点,是现有机械式、光学式、电磁式测距仪器所无法比拟的。

在距离测量中,通常采用合适的照明系统使被测物体通过物镜成像在CCD靶面上,通过对CCD输出的信号进行适当处理,提取测量对象的几何信息,结合光学系统的变换特性,可计算出距离。

近年来,将CCD技术和莫尔条纹、数字全息、电子斑点干涉等技术相结合以精确测量微小尺寸的技术正成为一种具有很大潜力的研究发展方向。

综上所述,CCD应用技术已成为集光学、电子学、精密机械与计算机技术为一体的综合性技术,并被广泛应用于现代光学和光电测试技术领域。

事实上,凡可用胶卷和光电检测技术的地方几乎都可以应用CCD。

随着半导体材料与技术的发展,特别是超大规模集成电路技术的不断进步,CCD图像传感器的性能也在迅速提高,将CCD技术、计算机图像处理技术与传统测量方法相结合,能获取被测对象的更多信息,实现快速、准确的无接触测量,显著提高测量技术水平和智能化水平,因此,CCD技术必将以其突出的优点而在工业测控、机器视觉、多媒体技术、虚拟现实技术及其他许多领域得到越来越广泛的应用。

1.3课题的提出

在工业生产和军事应用中,测量目标距离是非常常用的。

最初都是用量具由人工进行接触性测量,这种测量方法速度慢,精度不高,受外界环境因素影响较大,并且在很多情况下—例如:

测量敌方目标距离,测量高空飞行的飞行器等,并不能直接用量具测量。

自从感光器件发明之后,非接触测量方法得到了很好的发展,但是,在普遍应用的非接触测量系统中,仍然存在一定的局限性。

传统方法都是用外部设备将测量数据采集之后传送至计算机,再由计算机进行后续的处理。

这种方法具有处理数据能力强,处理方法比较灵活,可视化强,易于存储等优点。

与此同时,这种方法具有一定的局限性:

这种方法对计算机接口速度要求较高,实时性不强,不利于设备的小型化、生产线本身的自动化,在野外环境、恶劣环境中不适于使用计算机。

数字信号处理器(DigitalSignalProcessor)DSP芯片是一种特别适合于进行数字信号处理运算的微处理器,其主要应用是实时快速地实现各种数字信号处理算法。

高速数字信号处理器是当前信息产业的热点技术之一,采用最先进的DSP无疑会使所开发的产品具有更强大的市场竞争力。

为了使非接触实时测量系统本身具有数据处理能力,脱离计算机的束缚,实现设备的小型化、提高灵活性,设计了基于DSP的CCD数据采集系统。

1.4设计的意义

论文介绍了一种基于DSP芯片的CCD在线数据采集系统,提出了以DSP作为CCD信号处理器,设计了一个可以脱离计算机的独立的数据采集系统。

由于DSP芯片的应用,使得测量系统具备了小型化、低功耗、便携等优点。

这个系统可以应用在很多不适合利用计算机处理数据的场合,例如野外操作。

由于DSP软件的灵活性,所以系统的硬件结构具有很高的通用性和灵活性,只需对DSP内部软件进行修改、重新烧写,就可以利用同一块电路板实现不同的目的,例如:

直径测量、距离测量、工件计数等功能。

1.5设计的基本方案

线阵CCD用于物体尺寸精密测量是一种非常有效的非接触型的精密检测技术,由于它具有非接触无磨损、测量精度高、速度块、实时性强并易与计算机进行数据交换等特点,因此被广泛应用于各种物体外形尺寸的在线自动测量、物体位置的自动测量、物体旋转角度的自动测量等。

CCD器件由于其它体积小、分辨率高、精度高、稳定性好、抗震动、抗电磁干扰等优点,已在工件尺寸测量、工件表面质量检测、物体热膨胀系数检测、图像传真、摄像机以及智能传感器等方面得到了广泛地应用。

对于CCD采集信号的处理,目前有很多种方法。

DSP作为专用的数字信号处理芯片应用于CCD信号的处理,可以实现在线实时高速测量。

将DSP处理系统与输入输出系统结合,可以使普通测量系统脱离对于计算机的依赖,摆脱长距离信号传输的干扰问题和计算机接口速度的瓶颈。

DSP(数字信号处理器)是一种具有高速性、实时性和丰富的芯片内部资源的处理器,它的出现为人们解决这个难题提供了一条新的道路。

论文以型号为FMS320F206PZA的DSP为例,结合A/D技术和CPLD应用技术,介绍了DSP在线阵CCD测量系统中的应用。

1.6本设计的主要工作

1)在理论分析的基础上,提出了以DSP为数据处理核心单元的CCD数据采集系统解决方案,并结合可编程逻辑器件(FPGA/CPLD)技术和DSP应用技术全面分析了系统的可行性与实用性。

2)设计了数据采集系统中应用的线阵CCD—TCD1206SUP器件的驱动电路、A/D数字化电路、存储电路、围绕着TI公司TMS320F206芯片的DSP数据处理电路。

电路中采用了现场可编程数字逻辑器件CPLD器件EPM7128作为硬件设计载体,有利于电路板的调试和小型化。

3)利用CCS软件开发了DSP芯片内部信号处理程序,使其实现CCD的数据采集、数据处理、结果显示和超限报警等功能。

2主要芯片的工作原理及选取

2.1CCD工作原理

电荷藕合器件图像传感器CCD(ChargeCoupledDevice),它使用一种高感光度的半导体材料制成,能把光线转变成电荷,通过模数转换器芯片转换成数字信号,数字信号经过压缩以后由相机内部的闪速存储器或内置硬盘卡保存,因而可以轻而易举地把数据传输给计算机,并借助于计算机的处理手段,根据需要来修改图像。

CCD由许多感光单位组成,通常以百万像素为单位。

当CCD表面受到光线照射时,每个感光单位会将电荷反映在组件上,所有的感光单位所产生的信号加在一起,就构成了一幅完整的画面。

CCD图像传感器可直接将光学信号转换为模拟电流信号,电流信号经过放大和模数转换,实现图像的获取、存储、传输、处理和复现[4]。

其显著特点是:

1.体积小重量轻;2.功耗小,工作电压低,抗冲击与震动,性能稳定,寿命长;3.灵敏度高,噪声低,动态范围大;4.响应速度快,有自扫描功能,图像畸变小,无残像;5.应用超大规模集成电路工艺技术生产,像素集成度高,尺寸精确,商品化生产成本低。

因此,许多采用光学方法测量外径的仪器,把CCD器件作为光电接收器。

 

本设计研究过程中采用的是TCD1206SUP,这是从TCD1206SUP的基本结构、工作原理及特性参数等方面考虑的。

2.1.1TCD1206SUP的基本结构

TCD1206SUP是具有高灵敏度、低暗电流,2160像元的CCD图像传感器。

本传感器可用于传真、图像扫描。

它包含一列2160像元的光电二极管,当扫描一张B4的图纸时,可达到28线/毫米(200DPI)的精度。

它在TTL脉冲下工作,电源为12V。

其特性如下:

1)像敏单元数目:

2160像元

2)像敏单元大小:

14um×l4um,中心距为14um

3)光敏区域:

采用高灵敏度、低暗电流的PN结作为光敏单元

4)时钟:

二相(5V)

5)封装:

采用22脚DIP封装

C1

时钟(第一相)

DOS

补偿输出

C2

时钟(第二相)

OD

电源

SH

转移栅

SS

RS

复位栅

NC

没有连接

OS

信号输出

表2.1TCD1206管脚定义

下图为TCD1206SUP芯片引脚图:

图2.1TCD1206SUP芯片管脚图

TCD1206SUP由2236个PN结光电二极管构成光敏单元阵列,其中前64个和后12个是用做暗电流检测而被遮蔽的,图中用符号Di(i=0,1,2⋯)表示;中间的2160个光电二极管是曝光像敏单元,图中用Si(i=0,l,2⋯)表示。

每个光敏单元的尺寸为14um长、14um高,中心距离为14um,光敏元阵列总长为30.24mm。

光敏单元阵列的两侧是用作存储光生电荷的MOS电容存储栅。

MOS电容存储栅的两侧是转移栅电极SH,转移栅电极的两侧为CCD模拟移位寄存器,其信号输出部分由输出放大器单元的OS端输出,并在补偿输出单元的DOS端输出补偿信号[5]。

图2.2TCD1206SUP芯片内部结构图

2.1.2TCD1206SUP的工作原理

TCD1206SUP在如下图所示的驱动脉冲作用下工作。

图中当SH脉冲为高电平时,CR1脉冲亦为高电平,其下均形成深势阱。

这样,SH的深势阱使CR1电极下的深势阱与MOS电容存储势阱沟通,MOS电容存储栅中的信号电荷将通过转移栅转移到模拟移位寄存器CRI电极下的势阱中。

当SH由高变低时,SH低电平形成的浅势阱(也可以称为势垒)将存储栅下的势阱与CR1电极下的势阱隔离开。

存储栅下的势阱进入光积分状态,而模拟移位寄存器将在CR1与CR2脉冲的作用下驱使信号电荷进行定向转移。

最初由存储栅转移至CR1电极下势阱中的信号电荷将向左转移进入CR2电极下势阱中,而后再转移至CR1电极下势阱中,一位位地向左转移,最后经过输出电路由OS端输出哑元信号和2160个有效像元信号,而由DOS端输出补偿信号(或参考信号)。

由于结构上的安排,OS端首先输出13个虚设单元信号;再输出51个暗信号,然后才连续输出Sl至S2160的有效像素单元信号。

第S2160信号输出后,又输出9个暗信号,再输出2个奇偶检测信号,之后便是没有信号的空驱动信号。

空驱动数目可以是任意的,但必须大于零,否则会影响下一行信号的输出。

图2.3TCD1206SUP驱动脉冲波形图

2.1.3TCD1206SUP的特点

1)驱动简单。

TCD1206SUP的四路驱动脉冲均可由CMOS逻辑器件HC7404提供0.3V到5V的脉冲,这是因为在CCD芯片的内部已经设置了电平转换驱动器电路,极大地方便了用户。

2)灵敏度高。

TCD1206SUP的光电灵敏度为45V/lx.s,它的饱和曝光量为0.037lx.s,虽然低于TCDl208AP(110V/1x.s),但是它的动态范围为1-700,比TCD1208AP(400)高很多,因而它被广泛地应用于各种测量领域。

总之,TCD1206SUP是具有高灵敏度、较高动态范围的线阵CCD器件。

被广泛应用于非接触自动测量领域。

因此,我们选用它作为系统的光学感应元件。

2.2DSP芯片简介

2.2.1DSP芯片的主要特点

DSP芯片,也称数字信号处理器,是一种具有特殊结构的微处理器。

DSP芯片的内部采用程序和数据分开的哈佛结构,具有专门的硬件乘法器,广泛采用流水线操作,提供特殊的DSP指令,可以用来快速地实现各种数字信号处理算法[6]。

根据数字信号处理的要求,DSP芯片一般具有如下的一些主要特点:

1)在一个指令周期内可完成一次乘法和一次加法运算。

2)程序和数据孔家分开,可以同时访问指令和数据。

3)片内具有快速RAM,通常可通过独立的数据总线同时访问两块芯片。

4)具有低开销或者无开销循环及跳转的硬件支持。

5)快速的中断处理和硬件I/O借口支持。

6)具有在单周期内操作的多个硬件地址产生器。

7)可以并行执行多个指令。

8)支持流水线操作,使取指、译码、和执行等操作可以重叠执行。

2.2.2DSP芯片的应用

 自从DSP芯片诞生以来,DSP芯片得到了飞速的发展。

DSP芯片高速发展,一方面得益于集成电路的发展,另一方面也得益于巨大的市场。

在短短的十多年时间,DSP芯片已经在信号处理、通信、雷达等许多领域得到广泛的应用。

目前,DSP芯片的价格也越来越低,性能价格比日益提高,具有巨大的应用潜力。

DSP芯片的应用主要有:

1)信号处理--如,数字滤波、自适应滤波、快速傅里叶变换、相关运算、频谱分析、卷积等。

2)通信--如,调制解调器、自适应均衡、数据加密、数据压缩、回坡抵消、多路复用、传真、扩频通信、纠错编码、波形产生等。

3)语音--如语音编码、语音合成、语音识别、语音增强、说话人辨认、说话人确认、语音邮件、语音储存等。

4)图像/图形--如二维和三维图形处理、图像压缩与传输、图像增强、动画、机器人视觉等。

5)军事--如保密通信、雷达处理、声纳处理、导航等。

6)仪器仪表--如频谱分析、函数发生、锁相环、地震处理等。

7)自动控制--如引擎控制、深空、自动驾驶、机器人控制、磁盘控制。

8)医疗--如助听、超声设备、诊断工具、病人监护等。

9)家用电器--如高保真音响、音乐合成、音调控制、玩具与游戏、数字电话/电视等。

2.2.3DSP芯片的选择

设计DSP应用系统,选择DSP芯片时非常重要的一个环节。

只有选定了DSP芯片才能进一步设计外围电路集系统的其它电路。

总的来说,DSP芯片的选择应根据实际的应用系统需要而确定。

一般来说,选择DSP芯片时考虑如下诸多因素,如DSP芯片的运算速度。

运算速度是DSP芯片的一个最重要的性能指标,也是选择DSP芯片时所需要考虑的一个主要因素。

DSP芯片的运算速度可以用以下几种性能指标来衡量:

1)指令周期。

就是执行一条指令所需要的时间,通常以ns为单位。

2)MAC时间。

即一次乘法加上一次加法的时间。

3)FFT执行时间。

即运行一个N点FFT程序所需的时间。

4)MIPS。

即每秒执行百万条指令。

5)MOPS。

即每秒执行百万次操作。

6)MFLOPS。

即每秒执行百万次浮点操作。

7)BOPS。

即每秒执行十亿次操作。

8)DSP芯片的价格。

根据一个价格实际的应用情况,确定一个价格适中的DSP芯片。

9)DSP芯片的硬件资源。

10)DSP芯片的运算速度。

11)DSP芯片的开发工具。

12)DSP芯片的功耗。

13)其它的因素,如封装的形式、质量标准、生命周期等。

2.2.4TMS320F206芯片介绍

通用DSP芯片的代表性产品包括TI公司的TMS320系列、AD公司ADSP21xx系列、MOTOROLA公司的DSP56xx系列和DSP96xx系列、AT&T公司的DSPl6/16A和DSP32/32C等单片器件[7]。

TI的三大主力DSP产品系列为C2000系列主要用于数字控制系统;C500(

C54x、C55x)系列主要用于低功耗、便携的无线通信终端产品;C6000系列主要用于高性能复杂的通信系统。

C5000系列中的TMS320C54x系列DSP芯片被广泛应用于通信和个人消费电子领域。

美国德州仪器公司(TexasInstruments)的TMS320系列是产量最高、品种最多、性能最强的数字信号微处理器。

TI公司的数字信号微处理器正朝着两个方向发展:

一是运算速度更快、芯片功能更强;二是在保持数字信号微处理器的高速运算和强大功能的情况下,使之开发和应用更方便,更容易大规模普及和进入普通单片微处理器的传统应用领域。

从普及、推广的角度来看,TI公司的TMS320C2xx系列具有较好的应用基础和较高的性能价格比:

TMS320C2xx系列的指令系统与TMS320C2x系列兼容,TMS320-C2x系列数字信号微处理器在我国应用已有十余年的历史,有较多的用户,又有相应的软件和技术支持;TMS320C2xx系列的器件与TMS320C2x相比,价格只有后者的一半,速度却提高了24倍。

因此,TMS320C2xx在我国有着广泛的应用前景。

TMS320F206是TMS320C2xx中的一个品种。

它是TMS320C2xx系列中惟一具有片内FLASH存储器的器件,也是其中具有最多资源的器件之一。

因此,TMS320F206不仅是取代普通单片微处理器的最佳选择,也是学习TMS320C2xx系列和其他数字信号微处理器的一条捷径。

2.2.5TMS320F206的主要特性

TMS320C2xx系列DSP芯片结构资源相似,开发工具相同,因而其开发设计具有很高的可比性。

TMS320F206是一款高性价比的定点DSP,目前已广泛应用于图形图像处理、语音处理、通信及仪器仪表等领域。

TMS320F206的主要特性是:

1)速度

单周期指令执行时间为50ns、35ns或25ns;

20MIPS、28.5MIPS或40MIPS

2)与TMS320系列其他定点DSP的代码兼容性

源代码与Clx和C2x系列所有品种兼容

与C5x产品向上兼容

3)存储器

可寻址的存储器空间为224K字(程序空间64K,数据空间64K,I/O空间64K字,还有32K字的全局存储空间)

片内双访问RAM为544字(288字用于数据,另256字可用于程序/数据)

片内有闪速存储器32K字

片内有单访问RAM为4.5K字

4)CPU

32位算术逻辑单元(CALU)

32位累加器

16位*16位并行乘法器,乘积为32位

3个比例移位器,用于间接寻址数据存储器的8个辅助寄存器,并有专用的算术单元

5)程序控制

4级流水线操作

8级硬件堆栈

用户可屏蔽的中断线

6)指令集

单指令重复操作

单周期相乘/累加指令

存储器块移动指令,可更有效地管理程序/数据

变址寻址能力

适于基2的FFT倒位序变址寻址能力

7)片内外设

软件可编程的定时器是用于程序、数据和I/0存储空间的软件可编程等待状态产生器振荡器与锁相环,可实现时钟的选择:

*l,*2,*4和/2CLK寄存器,可控制CLKOUTl引脚的开启与关闭

同步串行口

异步串行口

8)用于仿真和测试的片内扫描逻辑电路(IEEE标准1149.1)

9)电源

5V或3.3V静态CMOS工艺

降功耗模式以减少功率消耗

10)封装

100线薄型四边有引线扁平封装

2.2.6TMS320F206的内存分配与I/O空间

F206支持的I/O地址范围是64K*16位。

图中显示了F206的I/O地址映射。

这里主要有三部分地址:

1)地址0000h-FEFFh在DSP应用程序中一般用来访问片外外设,如数/模和模/数转换器等。

2)地址FF00h~FF0Fh映射到片内I/O空间,这些地址是测试用的保留区,为避免处理器进行不可预知的操作,不能在实际应用中使用。

3)地址FF10h~FFFFh也映射到片内I/O空间,这是另一块保留空间和片内I/O映射的寄存器。

表2.2F206映射到片内I/O空间的寄存器

名称

说明

FFE8h

CLK

CLK寄存器

FFECh

ICR

中断控制寄存器

FFF0h

SDTR

同步串行口发送与接受寄存器

FFF1h

ADTR

同步串行口寄存器

FFF4h

SSPCR

异步串行口发送与接收寄存器

FFF5h

ASPCR

异步串行口控制寄存器

FFF6h

IOSR

输入/输出状态寄存器

FFF7h

BRD

波特率除数寄存器

FFF8h

TCR

定时器控制寄存器

FFF9h

PRD

定时器周期寄存器

FFFAh

TIM

定时器计数器寄存器

FFFCh

WSGR

等待状态产生控制寄存器

所有I/O空间(外部I/O口和片内I/O寄存器)都可以用IN盒OUT指令访问。

访问外部并行I/O端口与访问程序、数据存储器用同样的地址总线和数据总线。

这种访问与访问外部程序和数据存储器的区别在于IS变低。

数据总线是16位宽,如果用8位外设,则即可使用高8位数据总线,也可使用低8位数据总线,以适应特定应用的需要[10]。

可以用RD与片选逻辑一起形成外部设备的输出允许信号,也可以用WE信号与片选逻辑一起形成外部设备的写允许信号。

DSP芯片的内存分配是每个开发人员都需要非常关注的关键问题,在程序设计中必须严格遵从芯片的硬件内存地址分配,否则就会出现一些意想不到的问题。

图2.4TMS320F206管脚图

 

3数据采集系统

3.1数据采集系统硬件原理

数据采集系统整体的原理如图所示。

系统在CPLD中设计了CCD驱动电路、AD和SRAM控制时序产生电路以及DSP的I/O口译码电路三个功能模块。

CCD在驱动脉冲的作用下,将光积分信号U0送至A/D转换器件ADS803,被转换成12位数字信号。

同时,SRAM根据从CPLD得到的地址和控制信号,将数字信号记录下来。

当一个积分周期数据全部转换完成后,CPLD对DSP给出查询信号,DSP查询到结束信号后,将存储器内的所有数据读取到片内存储器,根据烧写在flash中的程序进行数据处理。

被测物通过光学系统投影在CCD像敏面时产生的放大倍率p,可以在DSP程序中将计算结果乘以l/p来将其消除,得到实际的距离。

处理完成之后,DSP将处理结果输出到锁存器进行输出锁存,最后由液晶显示器实时显示最终测量结果。

U0

D0-D11

AD控制信号

D0—D11

控制信号与地址

地址,I/O控制信号

周期转换结束信号

锁存选通信号

图3.1数据采集系统总体框图

系统采用ALTERA公司的CPLDEMP7128s作为系统的主要硬件载体。

它担负了产生CCD驱动信号、产生AD与SRAM控制时序、对其他器件的控制、对DSP输出信号进行译码等功能。

各个器件同时工作,它们的时序逻辑由CPLD对各个器件的片选信号进行控制,具体流程如表所示:

表3.1时序逻辑流程图

CCD

AD

SRAM

DSP

锁存器

奇数行积分

(输出偶数行)

转换

读数

查询等待

保持

偶数行积分

(输出奇数行)

空闲

输出

读数

保持

空闲

计算;输出

读数;锁存

CCD在对奇数行采集光信号的同时,偶数行的光积分信号在驱动脉冲的作用下输出到放大电路。

此时,在CPLD的逻辑控制下,AD器件、SRAM均被选通,DSP的查询状态位处于无效状态,锁存器处于保持状态。

当偶数行的信号转移完毕,全部存储在SRAM中,奇数行的光信号开始积累。

此时,在CPLD的逻辑控制下,DSP的查询状态位有效,使其开始读取SRAM中的数据,全部读取至片内存储器后,根据内部程序进行运算。

由于这个过程需要从SRAM中读取2160个数据,消耗时间较长,这段时间SRAM不能记录数据,所以此时AD器件处于空闲状态。

但是这个时间内,CCD的奇数行信号仍然在输出,由于AD器件无效,所以这一行的数据便没有得到相应的记录与处理。

为了解决这个问题,需要对现有系统加以改进,将SRAM数量翻倍,并行工作,将奇数行信号与偶

展开阅读全文
相关资源
猜你喜欢
相关搜索

当前位置:首页 > 农林牧渔 > 林学

copyright@ 2008-2022 冰豆网网站版权所有

经营许可证编号:鄂ICP备2022015515号-1