数字式低频特性测试仪设计.docx

数字式低频特性测试仪设计.docx

《数字式低频特性测试仪设计.docx》由会员分享，可在线阅读，更多相关《数字式低频特性测试仪设计.docx（20页珍藏版）》请在冰豆网上搜索。

数字式低频特性测试仪设计

数字式频率特性测试仪设计

索引

摘要与关键词-2-

1设计任务与要求-3-

1.1设计任务-3-

1.2技术指标-3-

2方案论证与比较-3-

3扫频信号源及外围硬件电路-5-

3.1DDS信号源设计-5-

3.2阻容双T网络相关参数的计算-8-

3.3峰值检波电路-9-

3.4相位差测量-10-

4MCU、按键显示、通信模块-11-

4.1LPC2132简介-11-

4.2按键显示电路-12-

4.3SPI通信模块-12-

5软件流程-13-

6系统调试与测量结果-14-

6.1测试仪器-14-

6.2DDS扫频信号源-15-

6.3幅频特性测量-15-

6.4相频特性测量-17-

6.5总结-19-

7参考资料-19-

摘要：

频率特性测试仪也称扫频仪，用于测量被测网络的幅频特性和相频特性，是电子领域中常用的设备之一。

本文详细叙述了由ARM、FPGA以及外围电路制作频率特性仪的所需的软件和硬件。

幅值的测量由ARM控制FPGA产生DDS信号扫频信号经过测试网络（阻容双T网络）、峰值检波、ADC将幅值存入Flash；相位差的测量是将测试网络输入和输出两路信号分别送比较器整形为方波，测量两路方波异或后的脉冲宽度来实现。

通过把Flash中存储的相应频率的幅值和相位读出可在数码管上显示，或经过DAC可在示波器上显示幅频特性和相频特性。

经过实际制作和调试，由LPC2132控制CycloneII产生的扫频信号实际范围为5～2MHz、最小步进值5Hz；在100～100kHz范围内幅值和相位精度基本满足题目要求。

关键词：

DDS，阻容双T网络，峰值检波，比较电路

Abstract：

FrequencycharacteristicstesteralsocalledScannerformeasuringthemeasuredamplitudeandfrequencyofnetworkcharacteristicsandphasefrequencycharacteristicsoftheelectronicfieldequipmentcommonlyusedone.ThispaperdescribesindetailbyARM,andtheexternalcircuitFPGAproducedfrequencycharacteristicsoftheinstrumenthardwareandsoftware.BymeasuringtheamplitudecontrolARMFPGAproduceDDSsignalchirpsignaltestedNetwork（R-Tnetwork）,peakdetector,ADCwillbedepositedFlashamplitude;Thephasedifferencemeasurementistotestnetworkinputandoutputsignalsofthetwochannelsrespectivelysenttothecomparisonwithplasticsquare,measuringtwodifferentroadorsquarewavethepulsewidthistobeachieved.ByFlashMemorycorrespondingfrequencyoftheamplitudeandphasecanbereadoutonthedigitalcontrol,orthroughtheDACoscilloscopedisplaycharacteristicfrequencyandphasefrequencycharacteristics.Aftertheactualproduction,anddebuggedbyCycloneIILPC2132controlthesweepsignaltotheactualscope2M~5Hz,theminimumvalueof5HzStep;100~100kHzwithintheamplitudeandphaseaccuracytosatisfythebasicrequirementssubject.

Keywords：

DDS,resistiveandcapacitive-Tnetwork,peakdetector,thecomparisoncircuit

1设计任务与要求

1.1设计任务

设计并制作一个频率特性测试系统，包含测试信号源、被测网络、检波及显示三部分。

图1-1总体结构

1.2技术指标

1.1.1制作幅频特性测试仪

a、频率范围：

100Hz～100kHz；

b、频率步进：

10Hz；

c、频率稳定度：

10-4；

d、测量精度：

5％；

e、能在全频范围和特定频率范围内自动步进测量，可手动预置测量范围及步进频率值；

f、LED显示，频率显示为5位，电压显示为3位，并能打印输出。

1.1.2制作一被测网络

a、电路型式：

阻容双T网络；

b、中心频率：

5kHz；

c、带宽：

±50Hz；

d、计算出网络的幅频和相频特性，并绘制相位曲线；

e、用所制作的幅频特性测试仪测试自制的被测网络的幅频特性。

1.1.3制作相频特性测试仪

a、频率范围：

500Hz～10kHz；

b、相位度数显示：

相位值显示为三位，另以一位作符号显示；

c、测量精度：

3°。

2方案论证与比较

概述

频率特性是以频率为变量描述系统特性的一种图示方法。

我们知道，当网络系统的电路结构和电路中的元件参数已知时，可以根据电路分析的方法，求得电路中的各个状态变量，获得关于电路系统的完整信息。

而在很多情况下，无法知道电路的详细结构，或无法获得电路中的各个元件的准确参数，只能将所要分析的电路系统作为“黑箱”处理。

对于低频电路网络，可以用传递函数H（s）来描述。

实际上，只需考察s平面上沿jω轴变化时的H（jω）即可，H（jω）就是系统的频率特性，它是H（s）的一种以频率ω为变量的图形描述方法，其物理意义非常明显，是实际中应用最多的系统特性的表示形式。

由于采用这种描述时，无需知道网络内部结构和参数等信息，只需知道系统的输入输出，而系统的输入输出又是可以通过测量来得到的，因而频率特性H（jω）有着重要的理论价值和实用价值，在工程实践和科学实验中都有着广泛的应用。

通过测量网络的输入输出得到系统的H（jω）的方法，就是获得频率的实验测试方法。

频率特性测试仪就是用来测试网络频率特性的一种仪器。

系统在正弦信号激励下，输出响应达到稳态时，是与输入信号频率相同的正弦波，响应信号与输入信号的幅值比即为该频率下的幅频响应，而两者的相位差即为相频特性值。

可以采用频率逐点步进的方法，完成整个频率特性的测量，这种方法称为扫频测试法。

我们就是用该方法来实现的，图2-1为扫频测试法的方框图。

图2-1扫频测试法的方框图

●方案一

本方案的总体结构如图2-2所示，该方案以LPC2132为核心，与外围电路配合使用，整体上的结构比较简单。

DDS信号源由ARM以及高速DA来实现，通过测试网络后的信号和原信号分别输入比较器，整形为两路方波输入ARM，相位检测部分由ARM定时器捕获两个从比较器输出方波的上升沿，计算得到两路方波的相位差。

该方案的主要优点是，整体成本较低，在测量相位上对于输入方波在边沿的抖动具有较强的抗干扰能力，可以达到较高相位测量精度；缺点是在高频时ARM的处理速度不够，而且任务较多，最好由操作系统来调度各种任务，如果用档次较高的ARM芯片相信本方案也是一种不错的选择。

图2-2方案一的系统总体框架

●方案二

考虑到本系统扫频范围为100～100kHz，对MCU、ADC、DAC有较高要求，因此我们采用LPC2132来作为系统的控制核心用来控制按键、显示、ADC、DAC和数据通信等，LPC2132的相关特性可参见4.1。

而信号源由DDS（DirectDigitalFrequencySynthesis，直接数字频率合成）来产生扫频信号，DDS核心部分是一个相位累加器，我们通过FPGA来实现。

相位检测部分主要由异或门和D触发器构成（详见3.4），由于是数字电路，因此由FPGA来实现，并将测得的数据传至LPC2132中，具体的系统框架如图2-3所示。

本方案的主要优点是ARM和FPGA协同工作可以提高ARM的工作效率，并且FPGA的时钟我们选取50M，使DDS的输出信号频率能够在2MHz以上保持较高的精度；缺点是在测量相位时由于比较器输出方波边沿存在抖动，使相位测量出错，我们通过对边沿去抖以及在MCU的软件中加入了纠错程序使相位测量的精度大大提高。

经过结何实际情况，以及当前我们所掌握的知识，我们选取方案二来完成本次设计。

图2-3方案二的系统总体框架

3扫频信号源及外围硬件电路

3.1DDS信号源设计

在频率特性测试仪的设计中，扫频信号源的质量至关重要，在本设计中，我们采用了DDS技术来产生扫频信号。

与其它频率合成方法相比较，DDS技术的主要优点是：

分辨率高；频率转换速度快；频率切换时相位保持连续；合成频率准确；全数字式控制。

DDS对信号质量的改善主要取决于参考时钟，基本不受系统其它部分的影响。

图3-1DDS原理框图

DDS原理框图如图3-1，具体工作过程如下：

每来一个时钟脉冲fc，N位加法器将频率控制字FSW与相位寄存器输出的累加相位数据相加，把相加后的结果送至相位寄存器的输入端。

相位寄存器一方面将在上一时钟周期作用后所产生的新的相位数据反馈到加法器的输入端，以使加法器在下一时钟的作用下继续与频率控制字FSW相加；另一方面将这个值作为取样地址值正弦查询表，正弦查询表根据这个地址输出相应的波形数据。

最后经D/A转换器和低通滤波器将波形数据转换成所需要的模拟正弦波。

设相位累加器的位宽为2N，频率控制字FSW、输出信号频率fout和参考时钟频率fc之间的关系为：

式3-1

最小分辨率：

式3-2

，设

考虑到通信的方便，又

，所以取

，其中高9位（共305个点）用于寻址正弦表。

图3-2所示为我们根据DDS原理制作的正弦波信号源。

图3-2实际DDS实现逻辑电路图

图3-3外围总体硬件电路

3.2阻容双T网络相关参数的计算

图3-4无源阻容双T网络

无源阻容双T网络电路如图3-4所示，它实际上是一个带阻滤波器，也可以叫做陷波器。

利用Y-△变换可以将图3-4的电路简化为图3-5所示П型电路。

图3-5无源阻容双T网络的П型等效电路

其中

式3-1

传递函数为

式3-2

式3-2中

由上式可求出无源阻容双T网络的幅频、相频特性的表达式为

式3-3

式3-4

中心频率

式3-5

根据题目要求阻容双T网络的中心频率为5kHz，因此由式3-5计算得

考虑到实际情况，取

，

由式3-3算得

，

所以图3-4所示网络带宽无法达到题中±50Hz的要求。

图3-5为无源阻容双T网络频率特性的仿真结果。

图3-5无源阻容双T网络频率特性

3.3峰值检波电路

由于被测网络的输入信号的幅值不变，因此只需要测量被测网络的输出信号的幅值，输出信号幅值测量由图3-6所示峰值检波电路完成。

在此电路中，以泄放电路取代电阻R，且用来保持峰值电压的电容应根据被检波的信号频带宽度而取相应的值，一般不宜太大，因而我们选取1nF。

在完成一次峰值检测后，MCU应给泄放开关管输入一个高电平，将电容上的电荷清除，以减少前一频率测量对后一频率测量的影响，提高幅值测量精度。

图3-6峰值检波电路

3.4相位差测量

首先将被测网络的输入输出信号Ui1、Ui2经整形电路（见图3-7）变换为矩形波，再送入图3-8所示的相位差测量电路（由于该部分是数字电路，所以我们将其设计在FPGA中）中。

电路中的有关波形示意图如图3-9所示，由此图我们可以知道图3-8所示电路相位差的测量范围为-180o到+180o。

图3-8中D触发器输出Uo1信号送至MCU，送ARM，作为相位超前、滞后的判断依据。

对异或门输出Uo2的方波信号的脉冲宽度由时钟频率为50MHz的计数器进行计数，从而得到相位超前或滞后的时间，由MCU进行计算得到具体相位差。

图3-8电路的输入输出波形如图3-9所示。

图3-7整形电路

图3-8相位差测量电路

图3-9相位测量的输入输出波形

4MCU、按键显示、通信模块

4.1LPC2132简介

LPC2132是基于一个支持实时仿真和嵌入式跟踪的32位ARM7TDMI-STMCPU的微控制器，并带有64kB的嵌入的高速Flash存储器。

128位宽度的存储器接口和独特的加速结构使32位代码能够在最大时钟速率下运行。

对代码规模有严格控制的应用可使用16位Thumb模式将代码规模降低30%以上，而性能的损失却很小。

LPC2132拥有10位8路A/D转换器。

其特性如下：

●1个子10位逐次逼近式模数转换器；

●8个引脚利用为输入脚；

●掉电模式；

●测量范围为0~3.3V；（本系统用的参考电压为2.5V，转换范围为0~2.5V）

●10位转换时间小于2.44μS；

●一个或多个输入的Burst转换模式；

●可选择由输入跳变或定时器匹配信号触发转换。

LPC2132的D/A转换器特性如下：

●10位D/A转换器；

●电阻串连结构；

●缓冲输出；

●掉电模式；

●选择的转换速率与功率无关。

图4-1所示为由LPC2132为核心构成的最小系统，该系统主要有LPC2132、两组电源、复位电路、晶振电路和片外Flash存储器。

图4-1LPC2132最小系统原理图

4.2按键显示电路

由ZLG7290组成的按键和显示电路如图4-2，ZLG7290是一种I2C接口键盘及LED驱动管理器件，提供数据译码和循环、移位、段寻址等控制。

它可采样64个按键或传感器，单片即可完成LED显示、键盘接口的全部功能。

ZLG7290的从地址为70H，器件内部通过I2C总线访问的寄存器地址范围为00H~17H，任一寄存器都可按字节直接读写，并支持自动增址功能和地址翻转功能。

图4-2按键和显示电路

4.3SPI通信模块

SPI（SerialPeripheralInterface，串行外设接口）总线系统是一种同步串行外设接口，允许MCU与各种外围设备以串行方式进行通信、数据交换。

外围设备包括Flash、RAM、A/D转换器、网络控制器和MCU等。

SPI系统可直接与各个厂家生产的多种标准外围器件直接接口，一般使用4条线：

串行时钟线、主机输入/从机输出数据线、主机输出/从机输入数据线和低电平有效的从机选择线。

所以，SPI系统总路线一共只需3～5位数据线和控制线即可实现与具有SPI的各种I/O器件接口。

我们采用模拟SPI时序的方式实现FPGA和ARM的数据通信，将ARM设为主机，FPGA设为从机。

在主机发送、从机接收时，通过主机发送的时钟信号，在每个时钟上升沿主机将数据从高位到低位依次发给从机，当24个时钟上升沿结束后，从机将24位的频率控制字通过移位寄存器并行输至累加器，图4-3（上）所示为主机发送0x002011的时序。

在主机接收、从机发送时，从机根据主机发送的时钟信号，通过移位寄存器在每个时钟上升沿将从机的24位数据从高位到低位依次发给主机，当24个时钟上升沿结束后，主机接收即完毕，图4-3（下）所示为主机接收0x0002E6的时序。

图4-3模拟SPI主机发送接收时序

5软件流程

主程序流程图如图5-1所示，按键和显示电路如图4-2，一共有8个按键，其中6个按键来设置数值（数码管的显示值），扫频启动通过一个按键来控制，还有一个按键用来切换按键功能和显示，并用不同的LED来指示当前系统的状态和按键功能。

当启动扫频后，由ARM通过SPI总线向FPGA发送DDS频率控制字，DDS根据频率控制字输出正弦波，扫频信号通过测试网络、峰值检波电路后接入A/D变换器，最后把数字量计算后存入Flash；同时阻容双T网络的输入输出信号分别接图3-7所示整形电路，将两路方波送入FPGA中的相位差测量电路（如图3-8所示），将测量结果通过SPI总线发送给ARM，由ARM计算出具体的相位差度数存入Flash。

一个频率的数据存储完毕后，由ARM根据步进值改变频率控制字并发给FPGA，重复上述过程。

当频率大于所设置的扫频最大值时，ARM向FPGA发送DDS禁能信号，使扫频信号源停止工作。

ARM通过读取Flash中存储的幅值和相位差，由D/A变换器输出到示波器显示幅频特性和相频特性。

之后系统进入空闲状态，等待按键。

图5-1主程序流程图

6系统调试与测量结果

6.1测试仪器

●MOTECHFG-50660MHz扫描/函数信号发生器

●MOTECHLPS-305可编程线性电压源

●TektronixTDS100260MHz双通道数字示波器

●UNI-TUT53数字万用表

6.2DDS扫频信号源

直接设置DDS的频率控制字，使DDS输出正弦波，调节高速DA模块，使频率1kHz时，峰峰值为5V，改变频率控制字，在DDS输出不同频率正弦波时通过示波观察信号的频率和峰峰值记录于表6-1。

设置频率/Hz

实际输出频率/Hz

实际输出峰峰值/V

5

5.00

5.00

10

10.00

4.96

100

99.80

5.04

1k

1.002k

5.03

10k

10.02k

4.96

50k

50.01k

5.00

100k

99.97k

4.96

500k

501.00k

5.04

1M

1.002M

5.04

表6-1DDS输出信号测量结果

6.3幅频特性测量

调整信号源，使其输出峰峰值为5V的正弦信号，在不同频率下测得该正弦信号经过阻容双T网络后的峰峰值，峰值检波电路输出的电压值，以及对采样到的模拟量经A/D变换后得到的数字量。

测量结果见表6-2所示：

信号源

频率/

阻容双T网络输出

信号峰峰值/V

峰值检波电路

输出电压值/V

ADC输出数字量

ADC误差%

98.45

4.96

2.39

244

2.09

200.6

4.96

2.35

243

3.40

505.9

4.64

2.26

233

3.10

1.079k

3.84

1.85

190

2.70

1.285k

3.52

1.76

171

2.84

2.094k

2.4

1.16

114

1.72

3.080k

1.32

625m

64

2.40

4.043k

660m

278m

28

0.72

5.205k

80m

1.37m

0

0.00*

7.132k

820m

345m

35

1.45

10.28k

1.74

778m

69

11.31

15.26k

2.8

1.210

125

3.31

20.95k

3.6

1.58

154

2.53

30.00k

4.24

1.87

185

1.07

50.47k

4.64

2.07

197

4.83

80.64k

4.88

2.07

194

6.28

90.64k

4.88

1.90

194

2.11

100.30k

4.88

1.86

191

2.69

152.00k

4.88

1.70

——

——

200.0k

4.88

1.52

——

——

表6-2幅频特性测量结果

从上表中可以看出当频率高于50kHz时，在测试网络的输入端输入峰峰值为5V的信号，输出信号峰峰值无法达到5V，有大约0.1V的压降，经过分析这主要是在信号频率较高时，电容的容抗减小所致。

如表7-2第7行、第15行所示，实际所得的截止频率约为1.285k和20.95k，中心频率约为5.205k，这些值和理论计算（参见3.2）较为接近，造成微小偏差的主要原因是元件值本身存在误差。

峰值检波结果在频率小于500Hz时比实际峰值略小，造成这种情况的原因是在频率低时，充电时间长，还未完充饱和时，已经开始放电；当频率较高时，特别是高于30kHz时偏差很大，这主要是因为器件在频率较高时响应速度不够快，峰值检波电路的电容对于高频量的阻抗减小，造成检波输出电压不稳。

我们将表6-2的数据绘成折线图如下：

图6-1幅频特性测量结果的折线图

我们设定扫频信号源的频率范围为100～100kHz，步进10Hz，将测试网络的幅频特性输出在示波器上如图6-2所示。

我们所取的坐标类似于对数坐标，从幅频特性中可以看出在频率较高时，幅值出现一定的波动，这与图6-1中扫频信号频率大于50kHz时的检波输出值基本相符。

图6-2幅频特性在示波器上显示

6.4相频特性测量

调整信号源，使其输出峰峰值为5V的正弦信号，在不同频率下通过示波器观察阻容双T网络的输入输出两路信号的相位差和周期，通过计算得到相位差度数见表6-3第二列，该表中第三列为通过相位测量电路（详见3.4）得到的值通过SPI总线传入MCU，经换算成度数后存入Flash的数字量。

信号源频率/Hz

相位差实际值/度

相位差测量值/度

测量误差%

98.45

-4.6

-1

78

200.6

-9

-8

11

505.9

-21.8

-21

4

1.079k

-41.3

-40

3

1.285k

-46.2

-46

0

2.094k

-64.1

-64

0

3.080k

-80.3

-78

3

4.043k

-87.3

-74

15

5.205k

0.00*

0

0*

7.132k

82.1

78

5

10.28k

70.3

77

10

15.26k

55.1

54

2

20.95k

45.4

41

10

30.00k

33.5

33

1

50.47k

21.8

19

13

80.64k

14.5

15

3

90.64k

12.3

13

6

100.30k

9.70

10

3

表6-3相频特性测量

我们将表6-3的数据绘成折线图如下：

图6-3相频特性测量结果的折线图

我们设定扫频信号源的频率范围为500～50kHz，步进50Hz，将测试网络的幅频特性输出在示波器上如图6-2所示。

图6-4相频特性在示波器上显示

6.5总结

测试结果表明该频率特性测试仪已经基本达到了设计的基本部分