2半导体制造工艺概况.docx

2半导体制造工艺概况.docx

《2半导体制造工艺概况.docx》由会员分享，可在线阅读，更多相关《2半导体制造工艺概况.docx（17页珍藏版）》请在冰豆网上搜索。

2半导体制造工艺概况

半导体制造工艺概况

教学目的

1掌握常见器件的隔离工艺

2了解典型双极型集成电路制造工艺

3了解典型CMOS器件制造工艺

教学重点：

器件的隔离工艺

教学难点：

器件的隔离工艺

教学过程：

2.1引言集成电路的制造要经过大约450道工序，消耗6~8周的时间，看似复杂，而实际上是将几大工艺技术顺序、重复运用的过程，最终在硅片上实现所设计的图形和电学结构。

在讲述各个工艺之前，介绍一下集成电路芯片的加工工艺过程，使学生对半导体制造的全局有一个认识，并对各个工艺在整个工艺流程中的作用和意义有所了解。

集成电路种类很多，以构成电路的晶体管来区分有双极型集成电路和MOS集成电路两类，前者以双极型平面晶体管为主要器件，有晶体管晶体管逻辑（TTL）电路、高速发射极耦合逻辑（ECL）电路、高速低功耗肖特基晶体管晶体管逻辑（SLTTL）电路和集成注入逻辑电路（I2L）几种，后者以MOS管为基础，有N沟道MOS电路（NMOS）、P沟道MOS电路（PMOS）、互补MOS电路（CMOS）等电路结构。

由于CMOS技术在MOS器件工艺中最有代表性，在综合尺寸缩小和工作电压降低的同时获得了工作性能以及集成度的提高，是亚微米集成电路广泛采用的一种器件结构，因此本章将主要介绍双极型集成电路、CMOS集成电路的制造过程，在同学们在学习各个主要工艺之前对各工艺在集成电路制造中的作用有一个大致的了解，在今后章节的学习中目的性更强。

由于每个器件彼此之间需要相互绝缘，即需要隔离，因此在介绍这两种工艺之前先对器件隔离技术做简单介绍。

2.2器件的隔离

2.2.1PN结隔离未加正向偏压的PN结几乎无电流流动，因而PN结可作器件隔离用，双极型集成电路中的隔离主要采用PN结隔离。

图2⁃1所示为利用PN结隔离形成器件区域的工艺，其工艺过程如下。

1）首先在P型衬底上采用外延淀积工艺形成N型外延层。

PN结隔离

2）在外延层上淀积二氧化硅（SiO2），并进行光刻和刻蚀。

3）去除光刻胶，露出隔离区上的N型外延层硅，然后在N型外延层上进行P型杂质扩散，扩散深度达到衬底，这是双极型集成电路制造工艺中最费时的一步，使N型的器件区域的底部和侧面均被PN结所包围，器件就制作在被包围的器件区里。

2.2.2绝缘体隔离绝缘体隔离法通常用于MOS集成电路的隔离，用二氧化硅作为绝缘体，该二氧化硅作为隔离墙，一般来说，二氧化硅隔离用于器件区域的侧面，器件区域底部的隔离则用PN结来实现。

图2⁃2所示为集成电路中采用绝缘体隔离的例子。

深度达到衬底的V型沟槽内侧形成二氧化硅，再用多晶硅填满，达到绝缘隔离的目的。

绝缘体隔离

1.局部氧化隔离（LOCOS）工艺

1）热生长一层薄的垫氧层，用来降低氮化物与硅之间的应力。

2）淀积氮化物膜（Si3N4），作为氧化阻挡层。

3）刻蚀氮化硅，露出隔离区的硅。

4）热氧化，氮化硅作为氧化阻挡层保护下面的硅不被氧化，隔离区的硅被氧化。

5）去除氮化硅，露出器件区的硅表面，为制作器件做准备。

LOCOS工艺的示意图

局部氧化产生的鸟嘴效应

2.浅槽隔离工艺

1）热生长一层薄的垫氧层，用来降低氮化物与硅之间的应力。

2）淀积氮化物膜（Si3N4），作为氧化阻挡层。

3）刻蚀氮化硅，露出隔离区的硅。

4）在掩膜图形暴露区域，热氧化15~20nm的氧化层，使硅表面钝化，并可以使浅槽填充的淀积氧化物与硅相互隔离，作为有效的阻挡层可以避免器件中的侧墙漏电流产生。

5）刻蚀露出隔离区的硅，形成硅槽。

6）淀积二氧化硅进行硅槽的填充。

7）二氧化硅表面平坦化（CMP）。

8）去除氮化硅，露出器件区的硅表面，为制作器件做准备

浅槽隔离工艺示意图

寄生场氧化MOSFET的示意图

3.CMOS集成电路中的隔离

CMOS工艺中的隔离技术

2.3双极型集成电路制造工艺

典型的双极型晶体管基极和电阻相连的结构示意图

2.2双极型集成电路制造工艺

2.4CMOS器件制造工艺

2.4.120世纪80年代的CMOS工艺技术20世纪80年代的CMOS工艺技术具有以下特点:

1）采用场氧化（LOCOS）工艺进行器件间的隔离。

2）采用磷硅玻璃和回流进行平坦化。

3）采用蒸发的方法进行金属层的淀积。

4）使用正性光刻胶进行光刻。

5）使用放大的掩膜版进行成像。

6）用等离子体刻蚀和湿法刻蚀工艺进行图形刻蚀。

20世纪80年代的CMOS工艺流程

2.4.220世纪90年代的CMOS工艺技术数字通信设备、个人计算机和互联网有关的应用推进了CMOS工艺技术的发展。

特征尺寸从0．8μm到0．18μm，晶圆直径从150mm到300mm，原有的制造工艺已无法实现如此小的特征尺寸图形的制作。

许多因素都会影响器件的制作，包括衬底中的杂质含量及缺陷密度、多层金属化之后造成的表面起伏、光刻技术等。

20世纪90年代CMOS工艺技术具有以下特点：

1）器件制作在外延硅上（这样可以消除在CZ法拉单晶过程中的C、O）。

2）采用浅槽隔离技术（取代了局部氧化隔离技术）。

3）使用侧墙隔离（防止对源漏区进行更大剂量注入时，源漏区的杂质过于接近沟道以致可能发生源漏穿透），钛硅化合物和侧墙隔离解决了硅铝氧化问题。

4）多晶硅栅和采用钨硅化合物和钛硅化合物实现局部互连，减小了电阻并提高了器件速度。

5）光刻技术方面使用G-line（436nm）、I-line（365nm）、深紫外线DUV（248nm）光源曝光，并使用分辨率高的正性光刻胶，用步进曝光取代整体曝光。

6）用等离子体刻蚀形成刻蚀图形。

7）湿法刻蚀用于覆盖薄膜的去除。

8）采用立式氧化炉，能使硅片间距更小，更好地控制沾污。

9）采用快速热处理系统对离子注入之后的硅片进行退火处理及形成硅化物，能更快、更好地控制制造过程中的热预算。

0）用直流磁控溅射取代蒸发淀积金属膜。

11）采用多层金属互连技术。

12）钨CVD和CMP（或反刻）形成钨塞，实现层和层之间的互连。

13）Ti和TiN成为钨的阻挡层。

14）Ti作为Al-Cu粘附层，能减小接触电阻。

15）TiN抗反射涂层的应用，可以减小光刻曝光时驻波和反射切口。

16）BPSG通常被用作PMD（金属前绝缘层）。

17）DCVD：

PE-TEOS（采用等离子体增强正硅酸乙酯淀积二氧化硅）和O3-TEOS（采用臭氧和正硅酸乙酯反应淀积二氧化硅）来实现浅槽隔离、侧墙、PMD和IMD（金属层间绝缘层）的淀积。

18）DCVD:

PE-硅烷来实现PMD屏蔽氮化物、绝缘介质的抗反射涂层和PD氮化物的淀积。

19）介质采用CMP使表面平坦化。

20）Cluster（计算机集群）工具变得非常普遍。

21）单个硅片加工系统提高了可控硅片和硅片之间的一致性。

22）批处理系统仍然使用，可以使普通工人的生产量也很高。

20世纪90年代的CMOS工艺技术制作的CMOS器件结构图

21世纪初的CMOS工艺技术制作的CMOS器件结构图

2.4.321世纪初的CMOS工艺技术

1）特征尺寸0.13μm或更小。

2）硅片直径200mm或300mm。

3）使用浅槽隔离技术，有效地使硅片表面的晶体管与衬底隔离开，消除了辐射-诱导软错误。

4）增加了IC芯片的封装密度。

5）具有较高的抗辐射能力。

）高性能电子芯片SOI芯片将成为主流。

7）铜和低k的介质用来减小RC延迟。

8）具有更低的功耗和更高的IC速度。

9）采用了大马士革工艺进行金属化。