不恢复余数法定点原码一位除法器的的设计报告.docx

不恢复余数法定点原码一位除法器的的设计报告.docx

《不恢复余数法定点原码一位除法器的的设计报告.docx》由会员分享，可在线阅读，更多相关《不恢复余数法定点原码一位除法器的的设计报告.docx（15页珍藏版）》请在冰豆网上搜索。

不恢复余数法定点原码一位除法器的的设计报告

目录

学术诚信声明I

第1章总体设计方案1

1.1设计原理1

1.2设计思路1

1.3设计环境2

第2章详细设计方案3

2.1顶层方案图的设计与实现3

2.1.1创建顶层图形设计文件3

2.1.2器件的选择与引脚锁定4

2.1.3编译、综合、适配5

2.2功能模块的设计与实现6

2.2.1输入模块的设计与实现6

2.2.移位模块的设计与实现7

2.2.3加法器模块的设计与实现9

2.2.4相反补码模块的设计与实现10

2.3仿真调试11

第3章编程下载与硬件测试13

3.1编程下载13

3.2硬件测试及结果分析13

参考文献15

附录（电路原理图）16

第1章总体设计方案

1.1设计原理

减交替法的实现是当某一次求得的差值（余数Ri）为负时，不恢复它，继续求下一位的商，但用加上除数（+[—Y]补）的办法来取代（-Y）的操作，其他操作依然不变。

（1）当余数为正时，商上“1”，求下一位商的办法是余数左移一位，再减去除数；

（2）当余数为负数时，商上“0”，求下一位商的办法是余数左移一位，再加上除数。

（3）这种方法不用恢复余数，但若最后一次上商为“0”，而又需要得到正确的余数，则在这最后一次仍需恢复余数。

1.2设计思路

课程设计的要求为：

（1）采用定点原码一位除法器由一个除数寄存模块，一个被除数寄存模块，一个加法模块，一个移位模块，一个移位模块、一个商寄存模块，采用逻辑电路设计输入方式。

（2）定点原码一位除法器的顶层采用原理图设计输入方式。

课程设计的思路为：

（1）由于是不恢复余数法，所以需要修正余数为负的情况，所以原理图如图1.2：

图1.2不恢复余数法一位除法器设计总框图

1.3设计环境

（1）硬件环境

•伟福COP2000型计算机组成原理实验仪

COP2000计算机组成原理实验系统由实验平台、开关电源、软件三大部分组成实验平台上有寄存器组R0-R3、运算单元、累加器A、暂存器B、直通/左移/右移单元、地址寄存器、程序计数器、堆栈、中断源、输入/输出单元、存储器单元、微地址寄存器、指令寄存器、微程序控制器、组合逻辑控制器、扩展座、总线插孔区、微动开关/指示灯、逻辑笔、脉冲源、20个按键、字符式LCD、RS232口。

•COP2000集成调试软件

COP2000集成开发环境是实时监控数据流状态及正确与否, 实验系统的软硬件对用户的实验设计具有完全的开放特性，系统提供了微程序控制器和组合逻辑控制器两种控制器方式， 系统还支持手动方式、联机方式、模拟方式三种工作方式，系统具备完善的寻址方式、指令系统和强大的模拟调试功能。

（2）EDA环境

•Xilinxfoundationf3.1设计软件

Xilinxfoundationf3.1是Xilinx公司的可编程期间设计入口工具包括原理图编辑器、有限状态机编辑器、硬件描述语言（HDL）编辑器、LogiBLOX模块生成器、Xilinx内核生成器等软件。

其功能是：

接收各种图形或文字的设计输入，并最终生成网络表文件。

设计实现工具包括流程引擎、限制编辑器、基片规划器、FPGA编辑器、FPGA写入器等软件。

设计实现工具用于将网络表转化为配置比特流，并下载到器件。

设计验证工具包括功能和时序仿真器、静态时序分析器等，可用来对设计中的逻辑关系及输出结果进行检验，并详尽分析各个时序限制的满足情况。

第2章详细设计方案

2.1顶层方案图的设计与实现

顶层方案图是实现两个六位二进制数的定点原码一位除法器的的逻辑功能，采用原理图设计输入方式完成。

在完成原理图的功能设计后，把输入和输出信号在Xilinx软件上完成。

2.1.1创建顶层图形设计文件

顶层图形文件的设计实体两个六位的二进制数输入端、一个功能使能端、一个数据清零端和一个脉冲控制端，一个六位余数输出端、一个四位商输出端和一个两位符号位输出端组装而成的一个完整的设计实体。

除法器的设计采用自顶向下的设计思路和自底向上的实现思想。

除法运算作为顶层模块，顶层图形文件结构如图2.1所示：

图2.1顶层图形文件结构图

2.1.2器件的选择与引脚锁定

（1）器件的选择

由于硬件基于伟福COP2000型计算机组成原理实验仪和XCV200实验板，故采用的目标芯片为Xlinx XCV200可编程逻辑芯片。

（2）引脚锁定

把顶层图形文件中的被除数A[0:

5]为六位输入信号，除数B[0:

5]为六位输入信号，时钟脉冲CLK、电路使能端CE和清零端CLR各占一位管脚；所得的商SHANG[0:

4]占有五位信号，余数YUSHU[0:

5]占六位信号，把顶层图形文件中的输入和输出信号安排到XlinxXCV200芯片指定的引脚上去，实现芯片的引脚锁定，。

对应关系如表2.1所示：

图形文件中的输入/输出信号

XCV200芯片引脚信号

GRD

P50

ZCLOCK

P213

FJW

P47

CLR

P49

VCC

P48

S1

P80

S2

P81

S3

P82

S4

P84

S5

P85

S6

P86

S7

P87

Y1

P95

Y2

P96

Y3

P97

Y4

P100

Y5

P101

Y6

P102

Y7

P103

E0

P63

E1

P73

E2

P72

E3

P71

E4

P70

E5

P66

E6

P65

E7

P64

表2.1信号和芯片引脚对应关系

2.1.3编译、综合、适配

利用Xilinxfoundationf3.1的原理图编辑器对顶层图形文件进行编译，并最终生成网络表文件，利用设计实现工具经综合、优化、适配，生成可供时序仿真的文件和器件下载编程文件。

2.2功能模块的设计与实现

功能模块主要以输入寄存器模块、选择器模块、移位器模块、加法器模块、求补码模块、控制器模块为基础而实现的。

2.2.1输入模块的设计与实现

（1）寄存器具有使能、清零和时钟脉冲端，能够对于输入的数据进行控制。

该模块被应用为除数寄存器模块和被除数寄存器模块。

（2）电路模块设计原理图。

原理结构如图2.2所示，实际电路如图2.3所示。

图2.2电路模块逻辑框图

（2）创建元件图形符号

其元件图形符号如图2.4所示：

图2.4电路模块元件图形符号

（3）功能仿真

对创建的取补模块进行功能仿真，验证其功能的正确性，可用Xilinxfoundationf3.1编译器的Simulator模块实现。

仿真结果如图2.5所示：

图2.5取补模块仿真结果

2.2.移位模块的设计与实现

该移位电路使用两个寄存器来实现，并利用时钟脉冲、使能端口和清零端口来实现启停和清零功能移位寄存器的输入端用PLEFTIN[0:

5]来表示输入的所要的数据，用CE、C和CLR来控制数据的输入，输出端用SELECTOUT[0:

5]表示。

移位寄存器寄存器模块原理

（1）创建移位寄存器设计原理图。

移位寄存器原理结构如图2.6所示：

图2.6移位寄存器原理框图

（2）创建元件图形符号

其元件图形符号如图2.7所示：

图2.7移位寄存器图形符号

（3）功能仿真

对创建的三输入一输出器模块进行功能仿真，验证其功能的正确性，可用Xilinxfoundationf3.1编译器的Simulator模块实现。

仿真结果如图2.8所示：

图2.8移位寄存器仿真结果图

2.2.3加法器模块的设计与实现

（1）加法器模块设计原理图。

加法器器原理结构如图2.9所示：

图2.9加法器原理结构图

（2）创建元件图形符号

其元件图形符号如图2.10所示：

图2.10加法器电路模块元件图形符号

（3）功能仿真

仿真结果如图2.11所示：

图2.11加法器器模块仿真结果

2.2.4相反补码模块的设计与实现

为符号位已经单独考虑，所以参与运算的数都是正数，通过四个非门和高电平的处理，即可得到求补后的输出信号。

（1）相反补码设计原理图。

原理结构如图2.12所示：

图2.12部分积移位寄存器原理图

（2）功能仿真

对创建的寄存器模块进行功能仿真，验证其功能的正确性，可用Xilinxfoundationf3.1编译器的Simulator模块实现。

仿真结果如图2.13所示：

图2.13相反补码器仿真结果

2.3仿真调试

仿真调试主要验证设计电路逻辑功能、时序的正确性，本设计中主要采用功能仿真方法对设计的电路进行仿真。

（1）建立仿真波形文件及仿真信号选择

功能仿真时，首先建立仿真波形文件，选择仿真信号，对选定的输入信号设置参数，选定的仿真信号和设置的参数。

（2）功能仿真结果与分析

仿真结果分别如图2.15示。

（a）

（b）

图2.15功能仿真波形结果

由信息对比可知，多组仿真都完全正确，说明本设计能实现补码一位乘法计算功能。

第3章编程下载与硬件测试

3.1编程下载

利用COP2000仿真软件的编程下载功能，将得到.bit文件下载到XCV200实验板的XCV200可编程逻辑芯片中。

3.2硬件测试及结果分析

利用XCV200实验板进行硬件功能测试。

……….的输入数据通过XCV200实验板的输入开关实现，输出数据通过XCV200实验板的LED指示灯实现，其对应关系如表3.1所示。

参考文献

[1]曹昕燕.EDA技术实验与课程设计［M］.北京：

清华大学出版社，2006

[2]范延滨.微型计算机系统原理、接口与EDA设计技术[M].北京：

北京邮电大学出版社，2006

[3]王爱英.计算机组成与结构（第三版）[M].北京：

清华大学出版社，2006

[4]白中英.计算机组成原理（第四版）[M].北京：

科学出版社，2009

[5]胡越明.计算机组成与设计[M].北京：

科学出版社，2006

[6]江国强.EAD技术习题与实验[M].北京：

电子工业出版社，2005

[7]柳春风.电子设计自动化（EAD）教程[M].北京：

北京理工大学大学出版社，2005

附录（电路原理图）

课程设计总结：

本次课设题目有一些难度，但是也让我明白了只要不放弃，多请教同学，一定能完成任务。

这次课设让我学到了很多关于Xilinx这个软件的操作及内容，这款软件虽然是开发比较早，但是里面的功能非常的实用，用起来明白了很多知识。

设计过程中出现的问题及采用的解决方法：

对于本次加减交替法定点原码一位除法器的设计，在设计过程中，对总线不能正确地理解和使用，导致在输入数据和输出数据时经常出现错误，同时，对于时钟脉冲的控制也设计的比较混乱，导致结果不正确。

通过本次课程设计，使我加深了对加减交替法的理解，巩固了计算机组成原理的知识，提高了思维能力和动手能力，并且掌握了Xilinxfoundationf3.1设计软件的使用及相关知识，在加深理论知识的同时，也提高了创新能力和实践能力。

完成课设之后感觉自己的能力成长了很多，丰富了很多的知识，懂得了很多的道理，更加提高了自己的创新创造能力，让我受益匪浅。

指导教师评语：

指导教师（签字）：

　　　　　　年月日

课程设计成绩