微机原理与接口技术复习总结.docx
《微机原理与接口技术复习总结.docx》由会员分享,可在线阅读,更多相关《微机原理与接口技术复习总结.docx(11页珍藏版)》请在冰豆网上搜索。
微机原理与接口技术复习总结
8086微处理器结构
二进制与十进制、十六进制的转换
CUP功能结构
8086CPU从功能上分成两部分:
总线接口单元(BIU)、执行单元(EU)
BIU:
负责8086CPU与存储器之间的信息传送。
组成:
段寄存器、地址形成逻辑、指令流队列、执行单元控制系统、指令指针。
EU:
负责指令的执行。
组成:
数据寄存器、指针寄存器、算数逻辑单元。
8086基本执行环境
8086是16位CPU
8086地址线位20根,寻址范围
即1M。
8086数据线16根
I/O端口16位地址线。
即64K
CPU字长16位
寄存器作用
通用寄存器
AX:
操作数和结果数据的累加器
字节乘法:
一个操作数在AL结果放入AX\
字乘法:
一个操作数在AX,结果高16位在DX低16位在AX
字节除法:
AH放余数,AL放商
字除法:
DX放余数,AX放商
BX:
基址寄存器,存放DS段中数据的指针。
CX:
串和循环操作的计数器
DX:
I/O口指针
SI:
源串地址指针
DI:
目的串地址指针
SP:
堆栈指针
BP:
堆栈上的数据指针
段寄存器
CS:
代码段寄存器IP
DS:
数据段寄存器BX、SI
SS:
堆栈段寄存器SP、BP
ES:
附加段寄存器DI
FLAGS标志寄存器
进位标志CF:
结果最高位(D7、D5、D31)产生进位或借位时CF=1
辅助进位标志位AF:
低半字节向高半字节进位时AF=1
溢出标志OF:
最高位、次高位进位不同OF=1
符号为SF:
值与运算结果的最高位相同;
奇偶标志位PF:
操作结果中1的个数为偶数则PF=1
方向标志位DF:
DF=1,串操作指令为自动减量指令。
中断允许标志IF:
IF=1,允许CPU接收外部的可屏蔽中断
追踪标志TF:
TF=1,处理进入单步方式
指令指针
IP:
存放CPU将要执行的指令的地址
存储器组织
物理地址
以整个存储器的1M为范围划分的地址
逻辑地址
以段的范围(64K)划分的地址
物理地址与逻辑地址的换算
物理地址=段寄存器*10H+逻辑地址
8086指令系统
寻址方式
立即寻址
直接寻址
寄存器寻址
寄存器间接寻址
基址寻址
变址寻址
基址变址寻址
通用指令
数据传送指令
MOV指令
交换指令
XCHG
堆栈指令
入栈指令PUSH地址-2
出栈指令POP地址+2
所有通用寄存器入栈指令PUSHA
弹出至所有通用寄存器指令POPA
输入输出指令
将数据经端口传送至AX或AL
输入IN:
将数据经AX或AL传送至端口
输出OUT
00~0FF端口地址直接写。
100~0FFFF地址放入DX。
扩展指令
CWD将AX中16位数据扩展至DX中形成32位数据
CBW将AL中8位数据扩展至AX中形成16位数据
扩充的实质是扩充符号位
二进制算数指令
加法指令
ADD、ADC:
影响AF、CF、OF、PF、SF、ZF
减法指令
SUB、SBB
影响AF、CF、OF、PF、SF、ZF
乘法指令
MUL、IMUL一个操作数在AX或AL中
影响CF、OF
除法指令
DIV、IDIV
不影响标志位
增量减量指令
INC、DEC
影响AF、OF、PF、SF、ZF
NEG取补指令
CMP比较指令
十进制算数指令
加法后十进制调整DAA
减法后十进制调整DAS
加法后ASCII调整AAA
减法后ASCII调整AAS
乘法后ASCII调整AAM
除法前ASCII调整AAD
逻辑指令
按位逻辑与指令AND
CF=0、OF=0、PF、SF、ZF反应操作结果
TEST指令
完成与AND指令相同操作但只改变标志位。
按位逻辑或指令OR
按位逻辑异或指令XOR
按位逻辑非指令NOT
移位和循环移位指令
算数左移SAL
逻辑左移SHL
算数右移SAR
逻辑右移SHR
所移动位数大于1时先将移动位数赋值给CL
不带CF的循环左移指令ROL
不带CF的循环右移指令ROR
带CF的循环左移指令RCL
带CF的循环右移指令RCR
控制转移指令
无条件转移指令JMP
条件转移指令JCC
重复控制指令
LOOP指令
使CX减一若CX不为0则循环
调用返回指令
调用指令CALL
NER地址-2
FAR地址-4
子程序返回指令RET
中断返回指令IRET
串操作指令
MOVS
杂项指令
取地址LEA
空操作NOP
表格查找XLAT/XLATB
总线时序和系统总线
引脚
READY准备就绪信号
INTR输入
NMI输入
RESET输入
处理时序
指令周期
从一条指令开始执行到下一条指令开始执行时中间的间隔时间
总线周期
CPU完成一次基本存储操作所花费的时间
时钟周期、
关系
1指令周期=N个总线周期
1总线周期=4个时钟周期
中断响应周期
系统复位
CUP中
内容
标志位
清除
指令指针
0000H
CS段寄存器
FFFFH
DS
0000H
SS
0000H
ES
0000H
指令队列
空
总线操作过程
申请阶段
寻址阶段
传输阶段
结束阶段
半导体存储器
SRAM与DRAM的区别
SRAM
DRAM
6个MOS管构成双稳态结构
1个电容1个MOS管
T1导通T2截止为1
T2导通T1截止为0
电容充电为1
电容放电为0
容量小价格高速度快
容量大价格低速度慢
高速缓存
内存条
静态
动态需要充电刷新
扩容的算法
典型芯片
21441K*4位的静态RAM地址线10根
216464K*1位的动态RAM
2716
算法
程序设计
1
DATASEGMENT
BUFFERDBX,Y
DATAENDS
STACKSEGMENTPAPASTACK‘STACK’
DB64DUP(?
)
STACKENDS
CODESEGMENT
ASSUMECS:
CODE,DS:
DATA,SS:
STACK
STARTPROCFAR
BEGIN:
PUSHDS
MOVAX,0
PUSHAX
MOVAX,DATA
MOVAX,DX
SIGE:
MOVAX,BUFFER
ORAX,AX
JEZERO
JNSPULS
MOVBX,0FF
JMPCONT1
ZERO:
MOVBX,0
JMPCONT1
PLUS:
MOVBX,1
CONT1:
MOV[BUFFER+1],BX
STARTENDP
CODEENDS
ENDBEGIN
2-
3.。
。
。
1到100求和
.