自计算机组成原理实验指导书.docx

自计算机组成原理实验指导书.docx

《自计算机组成原理实验指导书.docx》由会员分享，可在线阅读，更多相关《自计算机组成原理实验指导书.docx（68页珍藏版）》请在冰豆网上搜索。

自计算机组成原理实验指导书

　目　　　　　　录

　　前言

一、计算机组成原理系统概述　………………………………………………………　1

1·1　实验机系统硬件性能…………………………………………………………………1

　1·2实验机系统软件性能　　…………………………………………………………………２

　1·３实验机的工作条件……………………………………………………………………　2

　　１·４　实验机功能模块详述…………………………………………………………………　３

　1·４·１运算器模块（8位/１６/位）……………………………………………………………3

　　１·4·2　移位寄存器模块……………………………………………………………………４

１·４·3　　寄存器堆模块………………………………………………………………………４

1·４·４程序计数器PＣ与地址寄存器模块　　………………………………………………５

　　1·４·5指令寄存器模块……………………………………………………………………5

　　1·４·6　启停和时序电路模块　………………………………………………………………5

１·４·７微程序控制器模块电路　……………………………………………………………６

１·４·8　主存储器单元电路　………………………………………………………………8

　1·４·9　输入设备单元………………………………………………………………………8

　１·4·10输出设备单元………………………………………………………………………8

　　1·4·11　系统内部数据总线单元……………………………………………………………8

　1·4·12　系统外部数据总线单元　……………………………………………………．………8

　　1·４·1３　逻辑信号测量单元（虚拟示波器）　………………………………………………8

1·4·14系统控制开关单元　　………………………………………………………………8

　1·4·1５　部分信号控制开关………………………………………………………………9

1·4·１６　手动、自动切换跳线器……………………………………………………………９

　1·4·１7单片微机控制单元　………………………………………………………………9

1·4·18　大规模电路实验单元　………………………………………………………………９

　１·４·19　I/Ｏ扩展实验单元　……………………………………………………………1０

二、实验内容

实验一　运算器实验……………………　（必做、验证性）…………………………12

　　　１.　　　八位算术逻辑运算实验……………………………………………………………12

　2.　　带进位控制８位算术逻辑运算实验　………………………………………………1４

　　　３.十六位算术逻辑运算实验　…………………………………………………………　15

　　　4.　　移位运算器实验……………………………………………………………………１7

实验二存储器实验　……………　（必做、验证性）…………………………19

ﻩ实验三微控制器实验　　……………（　必做、验证性）…………………………21

实验四　基本模型机的设计与实现……　（必做、验证性）…………………………27

　1.基本模型机的设计与实现　…………………………………………………………2７

２.带移位运算的模型机的设计与实现　………………………………………………33

ﻩ实验五复杂模型机的设计与实现………（　必做、综合性）………………………　3９

ﻩ实验六　扩展8255并行口实验　……………（选做、　验证性）………………………　47

ﻩ实验七　用ＣPLD实现具有组合逻辑控制器的模型计算机设计

　　　　　……………………………（　选做、　验证性）………………………51

前　言

一、ＤVCＣ系列计算机组成原理系统研制背景

计算机组成原理课程是计算机系很重要的一门专业基础课,从这门课的内容特点看,它属于工程性、技术性和实践性都很强的一门课,因此，在进行课堂教学的同时，必须对实验教学环节给予足够的重视，要有良好的实验环境,能进行反应主要教学内容的、水平确实比较高的实验项目，在深化计算机各功能部件实验的同时，加强对计算机整机硬件系统组成与运行原理有关内容的实验;在教学实验的整个过程中,坚持以硬件知识为主的同时，加深对计算机整机系统中软硬件的联系与配合的认识。

目前，有些单位和院校都研制出一些用于计算机组成原理课程教学实验的系统或装置，也各具特色　。

但基本上都是相对孤立的功能部件的实验，整机硬件方面的实验很难胜任,更不能对计算机系统中硬软件的联系和配合的学习提供足够的帮助。

而ＤＶCC系列实验计算机系统就是专为计算机组成原理课的授课和教学实验而研制的。

二、DVCＣ系列计算机组成原理系统追求的目标

　　ＤVCC系列计算机组成原理实验系统作为较高层次、专用于计算机原理课程教学实验的实验计算机系统具有良好的实验性能和系统的完整性以及可扩展性。

　良好的实验性体现在ＤVCＣ系列机能很好地完成计算机硬件系统各功能部件的教学实验,它包括运算器部件、控制器部件、主存储器部件、总线和几种最重要的外设接口实验,包括中断、定时计数器、输入/输出接口等；计算机的CPU自行设计与实现，配有小的监控程序，有自己的汇编语言的支持。

在相应软件的配合下,将各功能部件有机的结合起来，完成计算机整机的实验。

　　系统的完整性体现在ＤVCC系列机与学生常见到的简单计算机大体相同,其主要组成与运行方式和PC机差不多，该系列机是一台硬软件相对完整、配置巧妙合理的完整的计算机系统，通过它能体现出重要教学内容、能完成主要教学实验项目。

可扩展性体现在

（1）支持高级与初级两个层次上两种方式的实验,高层次的实验方式是指DＶCC系列机与ＰC微机连起来运行,可以动态显示整个实验过程中数据流的流向和当前的各种参数;初级实验方式是指不接任何计算机外围设备，只用DＶCC系列机上的开关、按键及指示灯、数码管显示器等操作，控制实验机的运行,同时显示运行的结果。

（2）在基本系统上支持多项扩展功能,它包括一个在系统大规模可编程器件,一个并行接口电路,一个定时/计数器电路,一个用万能接线板组成的通用扩展实验板。

这样，实验指导老师可以根据教学要求和现实条件来安排自己的教学实验。

三、DVCＣ系列计算机组成原理系统技术指标

　1、实验机的字长为8位或1６位。

2、实验机的基本指令系统类PＣ机,有多种指令格式，多种寻址方式。

3、主存储器采用8K字节静态存储器62６4,用于存放用户程序和数据。

　４、运算器由2片4位（或4片４位）的算术逻辑单元功能发生器级联而成。

每片内实现16种二进制算术运算及1６种逻辑运算。

另配有一个双向通用移位/寄存器,以实现逻辑移位功能。

　　5、控制器采用微程序方案实现,控存字长为24位,可用最大容量为１024字节，且用电可擦写的E2ＲOM存储器芯片组成,支持动态微程序设计。

　　6、实验机上配有一个ＲＳ23２串行接口，能直接与微机相连,在软件的配合下，完成全部的部件实验和整机组成实验。

7、作为实验机的扩展部分：

（1）主板上扩展有一个CPLＤ器件,以实现可重构原理计算机组成设计实验以及基于RISC处理器构成的实验计算机的设计;（２）扩展有并行I/O口、定时/计数器等;（3）可选配万能接线板组成的通用实验板。

8、实验机工作频率源由555时基电路和7４ＬS123可再触发单稳态多谐振荡器组成产生,频率范围为３30ＨＺ～５80ＨZ。

9、实验机上装有24个微程序输入开关，８个数据开关,18个控制开关，2个微动开关和2位七段数码管以及多个发光二极管等。

在不接入计算机的情况下能在手动方式下完成全部部件实验和整机组成实验。

　10、实验机配备WINDOＷS环境集成动态调试软件。

ﻩ

　　　　　第一章计算机组成原理实验系统简介

１·1ＤVCＣ系列实验机系统硬件性能

一、8位字长、16位字长兼容设计

　　教学计算机字长主要取决于运算器。

运算器的主体部分，在用2片74LＳ１81芯片级联而成时,就构成８位的运算器；在用4片74LS１81芯片级联而成时,就构成16位的运算器。

教学计算机的字长是8位还是1６位，对学习计算机组成原理这门课虽没有什么实质性的影响，但为了让学生对字长的概念有更深刻的理解和认识，在本机上可同时提供出8位、１6位字长的两种运算器功能。

二、采用总线结构

　实验机采用总线结构,使实验计算机具有结构简单清晰、扩展方便、灵活易变等诸多优点，系统内有3组总线:

数据总线，地址总线和控制总线。

其中，数据总线和地址总线用8芯排针引出，实验时只要少些接线即可。

三、提供计算机基本功能模块

DVCＣ实验机为学生提供了运算器模块ALU、寄存器堆模块、指令部件模块、内存模块、微程序模块、启停和时序电路模块、控制台控制模块以及扩展模块。

图1—1是实验机的功能模块布局图,后面的章节将详细介绍这些模块。

各功能模块的输出均通过三态器件,部分模块（每个实验均用到）间的总线已连好，另一部分模块的总线实验者可按需要连接。

各模块所用的控制线全部用跳线器跳接,简单方便。

四、提供扩展模块

DＶＣC实验计算机为实验者提供创造性设计的平台,板上扩展了在系统可编程大规模电路ＣPＬD器件IＳP１０32E（ＬATTICE公司）,它的全部引脚对外开放，实验者完全根据自己的设计思路进行计算机组成原理设计、仿真、综合,并且下载到器件中，再验证其设计的正确性,最终完成设计。

五、提供智能化控制台

　控制台由８位单片微机控制，为调试和使用实验计算机提供良好的条件。

　实验计算机在停机时，实验者可通过控制台将程序装入控存中，可以读出控存或内存指令单元中的内容并且显示。

　实验计算机运行时,可由控制台控制实验计算机从指定的地址开始运行程序,并可以人工干预使其停止运行；也可控制实验计算机逐条逐拍地运行,并自动测量和显示每一拍运行后的地址总线、数据总线和微地址以及微程序的内容。

六、实验接线量少，实验效率高

　　具有上述特性的DVCＣ实验计算机很大程度上减少了实验者的接线工作量,因而减少了出错的可能性,以利于实验的正常顺利进行,让实验者在有限的实验时间内将精力集中在实验的关键部分。

特别是进行整机实验时，学生可以集中时间和精力按要求设计实验计算机整机逻辑、指令系统及相应的控制器。

但在用CPLD器件设计时，实验者接线量相对多些，因为采用ＣＰＬＤ器件设计时,本身就是一种创新性设计，实践性特强,更有利于培养实验者的实践能力和创新开拓能力。

1·2DＶＣC实验机系统软件性能

　　　DVＣＣ实验机系统在控制软件的协调控制下,提供灵活的实验操作方式。

在实验计算机独立使用时，通过拨动开关及发光二极管以及二进制数码形式进行输入、编程、显示、调试，而且数据的输入／输出显示为高电平亮，低电平灭，符合人们的习惯；在实验计算机通过ＲＳ23２通信接口与上位机联机时,可以在上位机上进行编程、相互传送装载实验程序、动态调试和运行实验程序等全部操作,实验者可根据实验题目的需要在两种实验操作方式之间随意切换。

　DVCC实验计算机系统提供ＷINＤOWS环境下集成调试软件，有多个显示窗口,如寄存器窗、微代码窗、程序代码窗、动态代码调试窗、实时数据流动显示窗等,可在屏幕上显示本实验计算机的组成逻辑示意图,如图1—2所示；微代码、程序代码直接屏幕修改、编程;微代码字段直接动作解释；调试运行过程实时动态跟踪显示，如数据流的流向及数据总线、地址总线、控制总线的各种信息，使调试过程极为生动形象；并具有逻辑示波器测量等强大功能。

为实验者提供了良好的实验操作环境，增强实验者学习、实验的兴趣,从而提高教学效果。

　在ＤVCC实验计算机上还配有双通道虚拟示波器测量软件,用于实验过程中信号的观察,以便在设计性、创新性实验过程中及时分析排除故障，这样,可以减少实验室硬件设备的投入,提高实验设备的综合利用率。

１·3　　DVCC实验计算机的工作条件

　一、工作电源

　本机采用微型计算机专用高效稳压电源,主要技术指标如下:

1、输入电压:

交流220V±１０％,５0HZ

　　　２、输出电压:

　5Ｖ±5%，3A　

3、输出功率　≥15W

　4、效率≥８０%

　５、电压调整率≤０.2％

　6、负载调整率≤0.5%

７、纹波系数≤0.5%

　8、有短路保护功能和自恢复功能

　二、工作环境

　　环境温度—５℃～40℃，无明显潮湿,无明显振动碰撞。

1·4DＶCＣ实验计算机功能模块详述

　　　前面已提到过，本系统为实验者开发调试实验计算机提供了一系列功能模块，这里逐一介绍它们的组成和使用。

1·4·1运算器模块（8位／16位）

运算器模块主要由运算器U31、Ｕ３2（７４ＬS1８1）、暂存器Ｕ2９、U30（74LS273）、输出缓冲器U33（74LＳ245）以及进位控制和判零标志控制电路等构成。

图1—3所示为８位运算器模块电原理图,图1—4为1６位运算器模块电原理图。

从图中看出,１６位运算器电路是8位电路的一倍。

下面以8位机为例说明运算器模块的工作原理:

该模块中算术运算是由2片74LS1８１（U３1、U32）构成，它是运算器的核心。

它可以对两个8位的二进制数进行多种算术或逻辑运算，具体由７４ＬS１８1的功能控制条件M、CN、S３、Ｓ2、S１、Ｓ0来决定,详见表1—１。

两个参加运算的数分别来自于暂存器U２9和Ｕ30,运算结果直接输出到输出缓冲器U３3,由输出缓冲器发送到系统的数据总线上，以便进行移位操作或参加下一次运算。

暂存器U2９和U３0采用8位锁存器74LＳ2７3。

　输出缓冲器U33采用三态传输器件７4ＬＳ2４5，由ALUB`信号来控制,ALUB`为“0”电平时,Ｕ３3开通，由于U3３的方向控制DIR接高电平，因此，U33的数据由A到B,此时其输出B0～B7等于其输入Ａ0~A7;当AＬUB｀为“1”电平时，U３3不通，其输出呈高阻。

进位控制和判零标志电路如图１—5所示,图中的电路集成在大规模可编程器件中（Ｕ50）。

２99B`为移为寄存器U３4的允许输出信号，ＡR为算术运算时是否影响进位及判零标志控制位,低电平有效。

ＺID是ＡLＵ结果为零标志信号,由AＬU输出的８位数据输入到Ｕ50中，经８输入或非门产生。

再看判零电路,ＡLU在算术运算时，Ｍ=0，且移位寄存器不在工作,则299B`=1，影响判零电路的控制位AR=0,因此UＮ3A输出脚3为“1”电平，当时钟脉冲Ｔ4正跳时，ＵN５Ａ的时钟CLＫ电平产生正跳，此时，ZID状态被存入触发器74LS7４（UＮ5A）,触发器的输出QZＩ就是ALU结果的零标志位。

QZI为“0”，表示ＡＬＵ结果不为零,相应的指示灯ZI灭；QZＩ为“1”,表示ALU结果为零,相应的指示灯ZI点亮。

进位输入信号来自于两个方面：

其一对运算器74LＳ181（Ｕ31、Ｕ32）的进位输出／CＮ+4进行倒相所得ＣN4（UN4E的输入1１脚）;其二由移位寄存器７4LＳ２９9（U３4）的选择参数S0、S1、ＡQ0、AQ7决定所得，移位寄存器74LＳ2９9（U34）主要用于带进位左、右移位操作。

当影响判零电路的控制位AR信号为“0”，则ＵＮ3A输出脚3为“1”，在时钟脉冲T４正跳时,UN5Ｂ的CＬK电平产生正跳，此时,CY状态被存入触发器7４LS74（UN5B），触发器的输出ＱCY就是AＬU结果的进位标志位。

QＣY为“0”，表示ALＵ结果没有进位,相应的指示灯CＹ灭;QCY为“1”,表示ＡＬＵ结果有进位,相应的指示灯CY点亮。

1·4·２移位寄存器模块

　　移位寄存器采用７４LS299（U34），它具有并行接数、逻辑左移、逻辑右移、保持等功能,具体由Ｓ０、Ｓ1、M、DS0、DＳ7决定。

Ｔ４是它的工作脉冲,正跳变有效。

移位寄存器的主要使用方法见表１—2,电原理图见图１—6。

1·4·3寄存器堆模块

寄存器堆模块的设置如图1—7所示,为实验计算机提供了4个8位通用寄存器。

它们用来保存操作数及其中间运算结果,它对运算器的运算速度、指令系统的设计等都有密切的关系。

从图中看出，４个寄存器均采用74ＬS3７4（Ｕ41～U4４），它的输入全部相连后连到系统数据总线上BUSD0～D7，总线上的数据具体写入哪个寄存器由各自的写入脉冲（LDR0K～LDＲ3K）控制;4个寄存器的输出共用一个排针REＧＢUＳ引出,在使用时再连到系统总线上,具体由哪个寄存器读出,由各自的输出允许信号R0B`~Ｒ3Ｂ`控制。

１·4·4　程序计数器PＣ与地址寄存器模块

一、程序计数器ＰC（8位）由二片可预置的4位二进制同步计数器７４LS１61（Ｕ３８、U39）构成,它具有接数、计数、清零等功能。

程序计算器的输出采用三态传输器件74LS２４５（U40），如图１—８所示。

　当控制台总清开关为“0”时（LＣLR指示灯灭），清零程序计数器,总清开关平时为“1”电平。

　1、停机状态启动时，程序计数器PＣ的工作情况

　PC的接数控制信号为LOAD,接数工作脉冲为CLK161。

当LDPＣ＝1　时，且时钟脉冲T４电平正跳时，程序计数器ＰC的工作脉冲端CLK161的电平便正跳变,它把总线BUＳＤ0～D７上的启动地址值接入程序计数器74LＳ16１的输入,启动地址可为000～0ＦF中的任意一个值。

此时,当LOＡＤ=0时,74ＬS161的输出端的数据被预置成输入端的数据,即初始化启动地址。

74LＳ１6１的输出经三态传输器件74LS245（U4０）控制输出到8芯排针PCBUＳ，U４０由PCB｀信号控制，PＣB`＝0时,初始地址值由U4０输出到内部数据总线上。

2、运行时PC的工作情况

（1）当需要取下条指令或取指令的下一个字节时，应控制ＰC为计数状态,U38是程序计数器的低4位,U３9是程序计数器的高4位,低4位产生的进位信号TＣ接到高4位的进位输入端CET,由于运行状态时，CLR=1,故只要控制ＬＯAD＝1，便使PC为计数状态,在LDＰC=1,且时钟脉冲T4正跳时,ＰＣ的计数脉冲CLK1６1正跳变,PC便计数加1。

（2）程序运行中遇到跳转指令时，应控制PC为接数状态，即控制ＬOAＤ=0,并使ＬDPC=1，这样当时钟脉冲T４电平正跳时,PＣ的工作脉冲CLＫ１６1电平便正跳变,使PＣ接收指令寄存器中的转移地址。

对于条件跳转指令,当条件满足时，才使LOAD=０。

二、地址寄存器部分由地址寄存器和地址显示灯构成。

如图1—9所示,地址寄存器采用74ＬＳ27３（U37），它的输入直接连到系统总线BUSD０～D７上,输出直接接到程序存储器62６4（U５２）的地址输入端AD０~AD7，输出为三态。

当LDAR`=1,且时钟脉冲Ｔ3正跳变时,7４ＬS273（U３7）的工作脉冲正跳,将总线上的地址值锁存到74LS273中,由于７4ＬS2７3的输出不受控制,因此地址值直接输出到地址总线ＡD0～AD７上　。

地址显示灯LＡD０~LAＤ７用于显示地址值AＤ0～AD７,高电平亮，低电平灭。

1·4·5指令寄存器模块

指令寄存器模块中指令寄存器74LＳ２73（Ｕ３６）的输出部分以排针形式引出到IJ1,部分内部已连好，构成实验计算机机时用它作为指令译码电路的输入,实现程序跳转控制,其电路原理如图1—１０所示。

1·4·6启停和时序电路模块

本模块由三个部分组成：

１）时钟脉冲源，

2）单拍脉冲及消抖电路,

3）时序控制电路和系统运行控制开关组。

在时序控制电路接入信号源H23后，根据运行控制开关及运行方式控制开关的状态,按动启动开关,T1~T4将输出有规律的工作脉冲信号，以提供给其它电路使用。

　１、时钟信号源

　　时钟信号源由时基电路555（U４6）和可再触发单稳态多谐振荡器74ＬS12３（U４7）构成。

５55时基电路产生一定频率的方波信号H2４;74LＳ1２3中一个单稳态电路７4LＳ123（U47）用于延时，产生特定占空比的信号Ｈ23,时间Ｔ的长短由外接的电阻和电容决定。

如图1—11所示，每个单稳态电路都有两个控制端,当B=1且A端电平下跳或者当A=0且B端电平上跳时,其Q端电平由“0”升为“1”,经过一段时间T后,Ｑ端电平又自动恢复为“0”。

调节W1,使Ｈ24端输出信号频率为3３0HZ~580HZ的方波信号,若希望更高的频率,则可更换C9即可；调节W2使H２3端输出特定占空比的时钟信号,供实验者选择使用。

２、单拍脉冲及消抖电路

　在实验计算机中,配有单拍脉冲产生按钮,如图１—１2所示,每按一次手动脉冲按钮,在其SD端输出一个正脉冲,在SQ端输出一个负脉冲（本系统中未用）,图中与非门为消抖电路。

　　3、时序控制电路和系统运行开关组

　　如图1—13所示，电路采用一片4D触发器７4LS175（U45）组成移位寄存器，当SP端接入时钟信号H23或H2４时,在ＴS1｀～TＳ4`端产生不受控制的间隔时序信号。

运行控制信号和运行方式控制信号分别来自于两个开关，启动信号来自于启动开关,当运行方式信号为“0”（即连续运行方式）,且运行控制信号也为“０”（即进入运行状态）时，按下启动开关,此后，运行触发器UN1B的输出端QT一直处于“1”状态,因此，工作时序信号TS1~TＳ4将周而复始地发送出去，系统将以连续方式运行。

当运行方式信号为“1”（即单步运行方式），且运行控制信号也为“0”（即进入运行状态）时,按下启动开关，运行触发器UＮ1B的输出端ＱT处于“1”状态，TS1～TＳ４产生一个CＰＵ周期的时序信号,此后,由于UN2D的输入端运行方式信号为“1”电平,UN2D的输出1１脚为“0”电平,UＮ4A的输出为“１”电平,由于启动运行信号返回到“1”电平，UN２C的输出为“０”，UN1Ｂ的D端为“０”电平，当下一个时钟脉冲到来时,UＮ１B的输出ＱＴ处于“0”状态，TS１~TS4无时序信号输出,系统就停机（即系统运行一步）；如果再按一次启动开关，系统再运行一步，系统就这样进行单步运行。

利用单步方式,每次只产生一条微指令，因而可以观察微指令代码和当前的微指令运行的结果。

　　　特注:

当系统连续运行时,如果运行控制信号为“１”（即运行控制开关拨在停机位置）,系统就会停止运行。

1·4·7微程序控制器模块电路

微程序控制器模块主要由微程序编程器、核心微控制器两部分组成，如图1—１4所示。

一、微程序编程器

　微程序编程器就是将预先定义好的机器码对应的微代码程序写入到Ｅ2ROM　2８１6控制存储器中,并可以对控制存储器中的数据进行校验。

本系统具有本机现场直接编程功能，且由于选用Ｅ2RＯM2816芯片为控制存储器，因此，具有掉电保护功能。

写入的方式分手动和自动两种。

1、手动方式编程

　编程控制开关选择在编程位置,通过六位微地址开关UA0～UA5手工输入微地址,从图中看出,输入的微地址通过锁存器74LＳ374（U１3），在控制信号ＵA37４（１）和控制脉冲T1的控制下,锁存输出到控存的地址总线Ａ0~A5,微地址值通过发光二极管LＵA0～LUA5显示,高电平亮,低电平灭。

再通过MK１~ＭＫ24手工输入２4位微程序代码，输入微程序代码值通过3片总线驱动器74LＳ2４5（Ｕ2０~U