计算机组成原理复习题.docx

计算机组成原理复习题.docx

《计算机组成原理复习题.docx》由会员分享，可在线阅读，更多相关《计算机组成原理复习题.docx（11页珍藏版）》请在冰豆网上搜索。

计算机组成原理复习题

复习题

一．选择题

1、若浮点数用补码表示，则判断运算结果是否为规格化数的方法是______。

A阶符与数符相同为规格化数

B阶符与数符相异为规格化数

C数符与尾数小数点后第一位数字相异为规格化数

D数符与尾数小数点后第一位数字相同为规格化数

2、定点16位字长的字，采用2的补码形式表示时,一个字所能表示的整数范围是______。

A-215~+（215-1）B-（215–1）~+（215–1）

C-（215+1）~+215D-215~+215

3、某SRAM芯片，存储容量为64K×16位，该芯片的地址线和数据线数目为______。

A64，16B16，64C64，8D16，16。

4、交叉存贮器实质上是一种______存贮器，它能_____执行______独立的读写操作。

A模块式，并行，多个B模块式，串行，多个

C整体式，并行，一个D整体式，串行，多个

5、用某个寄存器中操作数的寻址方式称为______寻址。

A直接B间接C寄存器直接D寄存器间接

6、计算机系统中的存贮器系统是指______。

ARAM存贮器BROM存贮器

C主存贮器D主存贮器和外存贮器

7、算术/逻辑运算单元74181ALU可完成______。

A16种算术运算功能B16种逻辑运算功能

C16种算术运算功能和16种逻辑运算功能

D4位乘法运算和除法运算功能

8、存储单元是指______。

A存放一个二进制信息位的存贮元B存放一个机器字的所有存贮元集合

C存放一个字节的所有存贮元集合D存放两个字节的所有存贮元集合；

9、变址寻址方式中，操作数的有效地址等于______。

A基值寄存器内容加上形式地址（位移量）

B堆栈指示器内容加上形式地址（位移量）

C变址寄存器内容加上形式地址（位移量）

D程序记数器内容加上形式地址（位移量）

10、以下叙述中正确描述的句子是：

______。

A同一个CPU周期中，可以并行执行的微操作叫相容性微操作

B同一个微周期中，不可以并行执行的微操作叫相容性微操作

C同一个微周期中，可以并行执行的微操作叫相斥性微操作

D同一个微周期中，不可以并行执行的微操作叫相斥性微操作

11、带有处理器的设备一般称为______设备。

A智能化B交互式C远程通信D过程控制

12、冯·诺依曼机工作的基本方式的特点是______。

A多指令流单数据流B按地址访问并顺序执行指令

C堆栈操作D存贮器按内容选择地址

13、在机器数______中，零的表示形式是唯一的。

A原码B补码C机器码D反码

14、在定点二进制运算器中，减法运算一般通过______来实现。

A原码运算的二进制减法器B补码运算的二进制减法器

C原码运算的十进制加法器D补码运算的二进制加法器

15、某计算机字长32位，其存储容量为4MB，若按半字编址，它的寻址范围是______。

A0—4MBB0—2MBC0—2MD0—1M

16、主存贮器和CPU之间增加cache的目的是______。

A解决CPU和主存之间的速度匹配问题

B扩大主存贮器容量

C扩大CPU中通用寄存器的数量

D既扩大主存贮器容量，又扩大CPU中通用寄存器的数量

17、单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数外，另一个常需采用______。

A堆栈寻址方式B立即寻址方式

C隐含寻址方式D间接寻址方式

18、同步控制是______。

A只适用于CPU控制的方式B只适用于外围设备控制的方式

C由统一时序信号控制的方式D所有指令执行时间都相同的方式

19、为了便于实现多级中断，保存现场信息最有效的办法是采用______。

A通用寄存器B堆栈C存储器D外存

20、下面浮点运算器的描述中正确的句子是：

______。

A.浮点运算器可用阶码部件和尾数部件实现

B.阶码部件可实现加、减、乘、除四种运算

C.阶码部件只进行阶码相加、相减和比较操作

D.尾数部件只进行乘法和减法运算

21、双端口存储器在______情况下会发生读/写冲突。

A.左端口与右端口的地址码不同

B.左端口与右端口的地址码相同

C.左端口与右端口的数据码不同

D.左端口与右端口的数据码相同

22、寄存器间接寻址方式中，操作数处在______。

A.通用寄存器B.主存单元C.程序计数器D.堆栈

23、微程序控制器中，机器指令与微指令的关系是______。

A.每一条机器指令由一条微指令来执行

B.每一条机器指令由一段微指令编写的微程序来解释执行

C.每一条机器指令组成的程序可由一条微指令来执行

D.一条微指令由若干条机器指令组成

24、程序控制类指令的功能是______。

A进行算术运算和逻辑运算

B进行主存与CPU之间的数据传送

C进行CPU和I/O设备之间的数据传送

D改变程序执行顺序

25、具有自同步能力的记录方式是______。

ANRZ0BNRZ1CRZDMFM

26、完整的计算机系统应包括______。

A运算器、存储器、控制器；B外部设备和主机；

C主机和实用程序；D配套的硬件设备和软件系统；

27、某机字长32位，存储容量为1MB，若按字编址，它的寻址范围是______。

A0—1MB0—512KBC0—256KD0—256KB

28、指令周期是指______。

ACPU从主存取出一条指令的时间；

BCPU执行一条指令的时间；

CCPU从主存取出一条指令加上CPU执行这条指令的时间；

D时钟周期时间；

29、在______的微型计算机系统中，外设可和主存贮器单元统一编址，因此可以不

使用I/O指令。

A单总线B双总线C三总线D多总线

30、在微型机系统中，外围设备通过______与主板的系统总线相连接。

A适配器B设备控制器C计数器D寄存器

31、已知X为整数，且[X]补______。

A+155B–101C–155D+101

32、贮存器是计算机系统的记忆设备，它主要用来______。

A存放数据B存放程序C存放数据和程序D存放微程序

33、指令系统采用不同寻址方式的目的是______。

A实现存贮程序和程序控制；

B缩短指令长度，扩大寻址空间，提高编程灵活性；

C可直接访问外存；

D提供扩展操作码的可能并降低指令译码的难度；

34、在CPU中跟踪指令后继地址的寄存器是______。

A主存地址寄存器B程序计数器

C指令寄存器D状态条件寄存器

35、系统总线地址线的功能是______。

A选择主存单元地址；B选择进行信息传输的设备；

C选择外存地址；D指定主存和I/O设备接口电路的地址；

36、某寄存器中的值有时是地址，因此只有计算机的______才能识别它。

A译码器B判断程序C指令D时序信号

37在定点运算器中，无论采用双符号位还是单符号位，必须有______，它一般用______来实现。

A译码电路，与非门；B编码电路，或非门；

C溢出判断电路，异或门；D移位电路，与或非门；

38、采用虚拟存贮器的主要目的是______。

A提高主存贮器的存取速度；

B扩大主存贮器的存贮空间，并能进行自动管理和调度；

C提高外存贮器的存取速度；

D扩大外存贮器的存贮空间；

39、算术右移指令执行的操作是______。

A符号位填0，并顺次右移1位；

B符号位不变，并顺次右移1位；

C进位标志位移至符号位，顺次右移1位；

D符号位填1，并顺次右移1位；

40、双端口存储器所以能高速进行读/写，是因为采用______。

A高速芯片B两套相互独立的读写电路C流水技术D新型器件

二、填空题

1、一个较完善的指令系统应包含A.______类指令，B.______类指令，C.______类指令，程序控制类指令，I/O类指令，字符串类指令，系统控制类指令。

2、硬布线器的设计方法是：

先画出A.______流程图，再利用B.______写出综合逻辑表达式，然后用C.______等器件实现。

3、当代流行的标准总线内部结构包含A.______总线，B.______总线，C.______总线，

公用总线。

4、磁表面存储器主要技术指标有A.______，B.______，C.______，数据传输率。

5、DMA控制器按其A.______结构，分为B.______型和C.______型两种。

6、存储A.______并按B.______顺序执行，这是C.______型计算机的工作原理。

7、移码表示法主要用于表示A.______数的阶码E，以利于比较两个B.______的大小和

C.______操作。

8、微程序设计技术是利用A.______方法设计B.______的一门技术。

具有规整性、可维护性、C.______等一系列优点。

9、衡量总线性能的重要指标是A.______，它定义为总线本身所能达到的最高B.______。

10、DMA技术的出现使得A.______可通过B.______直接访问C.______。

11、在计算机术语中，将运算器和控制器合在一起称为A.______，而将B.______和存储器合在一起称为C.______。

12、数的真值变成机器码可采用A.______表示法，B.______表示法，C.______表示法，移码表示法。

13、广泛使用的A.______和B.______都是半导体随机读写存储器。

前者的速度比后者快，但C.______不如后者高。

14、CPU从A.______取出一条指令并执行这条指令的时间和称为B.______。

由于各种指令的操作功能不同，各种指令的指令周期是C.______。

15、微型机算计机的标准总线从16位的A.______总线，发展到32位的B.______总线和C.______总线，又进一步发展到64位的PCI总线。

16中断处理过程可以A.______进行。

B.______的设备可以中断C._____的中断服务程序。

17、一个定点数由A.______和B.______两部分组成。

根据小数点位置不同，定点数有C.______和纯整数之分。

18、对存储器的要求是A.______，B.______，C.______。

为了解决这三方面的矛盾

计算机采用多级存储体系结构。

19、当今的CPU芯片除了包括定点运算器和控制器外，还包括A.______，B.______

运算器和C.______管理等部件。

20、总线是构成计算机系统的A.______，是多个B.______部件之间进行数据传送的

C.______通道

21、每一种外设都是在它自己的A。

______控制下进行工作，而A则通过B.______和C.______相连并受C控制。

22、在计算机系统中，CPU对外围设备的管理除程序查询方式、程序中断方式外，还

有A.______方式，B.______方式，和C.______方式。

23、Cache是一种A.______存储器，是为了解决CPU和主存之间B.______不匹配而采用的一项重要硬件技术。

现发展为多级cache体系，C.______分设体系。

24、RISC指令系统的最大特点是：

A.______；B.______;C.______种类少。

只有取数/存数指令访问存储器。

25、为了解决多个A.______同时竞争总线B.______，必须具有C.______部件。

26、软磁盘和硬磁盘的A.______原理与B.______方式基本相同，但在C.______和性能上存在较大差别。

27、选择型DMA控制器在A.______可以连接多个设备，而在B.______只能允许连接一个设备，适合于连接C.______设备。

28、主存与cache的地址映射有A.______、B.______、C.______三种方式。

其中组相连方式适度地兼顾了前二者的优点，又尽量避免其缺点，从灵活性、命中率、硬件投资来说较为理想。

29、计算机的硬件包括A.______，B.______，C.______，输入输出部分。

30、按IEEE754标准，一个浮点数由A.______，阶码E，尾数m三部分组成。

其中阶码E的值等于指数的B.______加上一个固定C.______。

31、存储器的技术指标有A.______，B.______，C.______，存储器带宽。

32、CPU中至少有如下六类寄存器，除了A.______寄存器，B.______计数器，C.______寄存器外，还应有通用寄存器，状态条件寄存器，数据缓冲寄存器。

33、总线有A.______特性，B.______特性，电气特性，C.______特性。

34、中断处理需要有中断A.______，中断B.______产生，中断C.______等硬件支持。

35、指令格式中，地址码字段是通过A.______来体现的，因为通过某种方式的变换，可以给出B.______地址。

常用的指令格式有零地址指令、单地址指令、C.______三种.

36、双端口存储器和多模块交叉存储器属于A.______存储器结构.前者采用B.______技术,后者采用C.______技术.

37、堆栈是一种特殊的A.______寻址方式,它采用B.______原理.按结构不同,分为C.______和存储器堆栈.

38、硬布线控制器的基本思想是:

某一微操作控制信号是A.______译码输出,B.______信号和C.______信号的逻辑函数.

39、当代流行的标准总线追求与A.______、B.______、C.______无关的开发标准。

40、CPU周期也称为A.______；一个CPU周期包含若干个B.______。

任何一条指令的指令周期至少需要C.______个CPU周期。

41、RISCCPU是克服CISC机器缺点的基础上发展起来的，它具有的三个基本要素是：

（1）一个有限的A.______；

（2）CPU配备大量的B.______；（3）强调C.______的优化。

42、总线仲裁部件通过采用A.______策略或B.______策略，选择其中一个主设备作为总线的下一次主方，接管C.______。

43、多路型DMA控制器不仅在A.______上而且在B.______上可以连接多个设备，适合于连接C.______设备。

44、在计算机系统中，多个系统部件之间信息传送的公共通路称为A.______。

就其所传送信息的性质而言，在公共通路上传送的信息包括数据、B.______、C.______信息。

45、设D为指令中的形式地址，I为基址寄存器，PC为程序计数器。

若有效地址E=（PC）

+D，则为A.______寻址方式；若E=（I）+D，则为B.______；若为相对间接寻址方式，则有效地址为C.______。

46、在进行浮点加减法运算时，需要完成A.______、尾数求和、B.______、合入处理和C.______等步骤。

47、总线定时是总线系统的核心问题之一。

为了同步主方、从方的操作，必须制订A.______。

通常采用B.______定时和C.______定时两种方式。

48、动态半导体存贮器的刷新一般有A.______、B.______和C.______三种方式。

49、存贮器堆栈中，需要一个A.______，它是CPU中的一个专用寄存器，指定的

B.______就是堆栈的C.______。

50、若[x1]补2]原=1.0110，则数x1和x2的十进制数真值分别是A.______和B.______。

三、应用题

1、某计算机字长16位，主存容量为64K字，采用单字长单地址指令，共有64条指令，

试采用四种寻址方式（间接、直接、基值、相对）设计指令格式。

2、如图表示使用快表（页表）的虚实地址转换条件，快表存放在相联存贮器中，其中容量为8个存贮单元。

问：

（1）CPU按虚拟地址1去访问主存时，主存的实地址码是多少？

（2）当CPU按虚拟地址2去访问主存时，主存的实地址码是多少？

（3）当CPU按虚拟地址3去访问主存时，主存的实地址码是多少？

3、画出单机系统中采用的三种总线结构。

4、已知x=-0.01111，y=+0.11001，

求[x]补，[-x]补，[y]补，[-y]补，x+y=？

，x–y=？

5、总线的一次信息传送过程大致分哪几个阶段？

若采用同步定时协议，请画出

读数据的时序图来说明

6、某总线在一个总线周期中并行传送4个字节的数据，假设一个总线周期等于一个总线时钟周期，总线时钟频率为33MHZ，求总线带宽是多少？

（2）如果一个总线中并行传送64位数据，总线频率升为66MHZ，求总线带宽是多少？

7、磁盘、磁带、打印机三个设备同时工作。

磁盘以20μs的间隔发DMA请求，磁带以

30μs的间隔发DMA请求，打印机以120μs的间隔发DMA请求，假设DMA控制器每完成一次DMA传输所需时间为2μs，画出多路DMA控制器工作时空图。

8、图所示为存贮器的地址空间分布图和存贮器的地址译码电路，后者可在A组跨接端和B组跨接端之间分别进行接线。

74LS139是2：

4译码器，使能端G接地表示译码器处于正常译码状态。

要求：

完成A组跨接端与B组跨接端内部的正确连接，以便使地址译码电路按图的要求正确寻址。

9、集中式仲裁有几种方式？

画出独立请求方式的逻辑图。

10、已知某8位机的主存采用半导体存贮器，地址码为18位，若使用4K×4位RAM芯片组成该机所允许的最大主存空间，并选用模块条的形式，问：

（1）若每个摸条为32K×8位，共需几个模块条？

（2）每个模块内共有多少片RAM芯片？

（3）主存共需多少RAM芯片？

CPU如何选择各模块条？

11、图是某SRAM的写入时序，其中R/W是读、写命令控制线，当R/W线为低电平时，存贮器按给定地址把数据线上的数据写入存贮器。

请指出图中时序的错误，并画出正确的写入时序。

12、指令格式如下所示，OP为操作码字段，试分析指令格式的特点。

15107430

13、试分析图所示写电流波形属于何种记录方式。

14、已知：

x=0.1011，y=-0.0101，求：

[

x]补，[

x]补，[-x]补，[

y]补，[

y]补，

[-y]补。

15、用16K×1位的DRAM芯片构成64K×8位的存贮器。

要求：

画出该寄存器组成的逻辑框图。

16、CPU结构如图所示，其中有一个累加寄存器AC，一个状态条件寄存器，各部分之间的连线表示数据通路，箭头表示信息传送方向。

（1）标明图中四个寄存器的名称。

（2）简述指令从主存取到控制器的数据通路。

（3）简述数据在运算器和主存之间进行存/取访问的数据通路。

17设某机器的指令长度位16位，包括基本操作码4位和三个地址字段，每个地址字段长4位，其格式为：

15121187430

要求采用扩展操作码技术，形成14条三地址指令、31条二地址指令、15条一地址指令和16条零地址指令，共76条指令。

请写出扩展方案。

18、某半导体存储器容量16K×8位，可选RAM芯片容量为4K×4位/片。

地址总线为

A15～A0（低），双向数据线D7～D0（低），由R/W线控制读写。

请设计并画出该存储器逻辑图，注明地址分配、片选逻辑式及片选信号极性。

19、程序中断方式接口电路的基本组成如图所示。

请以输入设备为例，说明I/O中断处理的全过程。

20、设两个浮点数，X=2-010×0.110101，Y=2-001×（-0.101011）。

其浮点格式为：

阶码4位，尾数8位，且均用双符号位补码表示。

求X+Y=？

21、下图是从实时角度观察到的中断嵌套。

试问，这个中断系统可以实现几重

中断？

并分析图中所示的中断过程。

22、将十进制数-54表示成二进制定点数和浮点数，并写出它在定点机和浮点机中的机器数形式（数值部分取10位，阶码部分取4位，阶符和数符各取1位）。