计算机组成原理复习题.docx

1、计算机组成原理复习题复习题一 选择题1、若浮点数用补码表示，则判断运算结果是否为规格化数的方法是_。A 阶符与数符相同为规格化数B 阶符与数符相异为规格化数C 数符与尾数小数点后第一位数字相异为规格化数D数符与尾数小数点后第一位数字相同为规格化数2、定点16位字长的字，采用2的补码形式表示时,一个字所能表示的整数范围是_。A -215 +（215 -1） B -（215 1） +（215 1） C -（215 + 1） +215 D -215 +215 3、某SRAM芯片，存储容量为64K16位，该芯片的地址线和数据线数目为_。A 64，16 B 16，64 C 64，8 D 16，16 。4

2、、交叉存贮器实质上是一种_存贮器，它能_执行_独立的读写操作。A 模块式，并行，多个 B 模块式，串行，多个C 整体式，并行，一个 D 整体式，串行，多个5、用某个寄存器中操作数的寻址方式称为_寻址。A 直接 B 间接 C 寄存器直接 D 寄存器间接6、计算机系统中的存贮器系统是指_。A RAM存贮器 B ROM存贮器C 主存贮器 D 主存贮器和外存贮器7、算术 / 逻辑运算单元74181ALU可完成_。A 16种算术运算功能 B 16种逻辑运算功能C 16种算术运算功能和16种逻辑运算功能D 4位乘法运算和除法运算功能8、存储单元是指_。A 存放一个二进制信息位的存贮元 B 存放一个机器字的

3、所有存贮元集合C 存放一个字节的所有存贮元集合 D 存放两个字节的所有存贮元集合；9、变址寻址方式中，操作数的有效地址等于_。A 基值寄存器内容加上形式地址（位移量）B 堆栈指示器内容加上形式地址（位移量）C 变址寄存器内容加上形式地址（位移量）D 程序记数器内容加上形式地址（位移量）10、以下叙述中正确描述的句子是：_。A 同一个CPU周期中，可以并行执行的微操作叫相容性微操作B 同一个微周期中，不可以并行执行的微操作叫相容性微操作C 同一个微周期中，可以并行执行的微操作叫相斥性微操作D 同一个微周期中，不可以并行执行的微操作叫相斥性微操作11、带有处理器的设备一般称为_设备。A 智能化 B

4、 交互式 C 远程通信 D 过程控制 12、冯诺依曼机工作的基本方式的特点是_。A 多指令流单数据流 B 按地址访问并顺序执行指令C 堆栈操作 D 存贮器按内容选择地址13、在机器数_中，零的表示形式是唯一的。A 原码 B 补码 C 机器码 D 反码14、在定点二进制运算器中，减法运算一般通过_来实现。A 原码运算的二进制减法器 B 补码运算的二进制减法器C 原码运算的十进制加法器 D 补码运算的二进制加法器15、某计算机字长32位，其存储容量为4MB，若按半字编址，它的寻址范围是_。 A 04MB B 02MB C 02M D 01M16、主存贮器和CPU之间增加cache的目的是_。A 解

5、决CPU和主存之间的速度匹配问题B 扩大主存贮器容量C 扩大CPU中通用寄存器的数量D 既扩大主存贮器容量，又扩大CPU中通用寄存器的数量17、单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数外，另一个常需采用_。A 堆栈寻址方式 B 立即寻址方式 C 隐含寻址方式 D 间接寻址方式18、同步控制是_。A 只适用于CPU控制的方式 B 只适用于外围设备控制的方式C 由统一时序信号控制的方式 D 所有指令执行时间都相同的方式19、为了便于实现多级中断，保存现场信息最有效的办法是采用_。 A 通用寄存器 B 堆栈 C 存储器 D 外存20、下面浮点运算器的描述中正确的句子是：_。 A

6、. 浮点运算器可用阶码部件和尾数部件实现 B. 阶码部件可实现加、减、乘、除四种运算 C. 阶码部件只进行阶码相加、相减和比较操作 D. 尾数部件只进行乘法和减法运算21、双端口存储器在_情况下会发生读/写冲突。 A. 左端口与右端口的地址码不同 B. 左端口与右端口的地址码相同 C. 左端口与右端口的数据码不同 D. 左端口与右端口的数据码相同22、寄存器间接寻址方式中，操作数处在_。 A. 通用寄存器 B. 主存单元 C. 程序计数器 D. 堆栈23、微程序控制器中，机器指令与微指令的关系是_。 A. 每一条机器指令由一条微指令来执行 B. 每一条机器指令由一段微指令编写的微程序来解释执行

7、 C. 每一条机器指令组成的程序可由一条微指令来执行 D. 一条微指令由若干条机器指令组成24、程序控制类指令的功能是_。 A 进行算术运算和逻辑运算 B 进行主存与CPU之间的数据传送 C 进行CPU和I / O设备之间的数据传送 D 改变程序执行顺序 25、具有自同步能力的记录方式是_。 A NRZ0 B NRZ1 C RZ D MFM26、完整的计算机系统应包括_。A 运算器、存储器、控制器 ； B 外部设备和主机 ；C 主机和实用程序 ； D 配套的硬件设备和软件系统 ；27、某机字长32位，存储容量为 1MB，若按字编址，它的寻址范围是_。A 01M B 0512KB C 0256K

8、 D 0256KB28、指令周期是指_。 A CPU从主存取出一条指令的时间 ； B CPU执行一条指令的时间 ； C CPU从主存取出一条指令加上CPU执行这条指令的时间 ； D 时钟周期时间 ；29、在_的微型计算机系统中，外设可和主存贮器单元统一编址 ，因此可以不使用I / O指令。 A 单总线 B 双总线 C 三总线 D 多总线30、在微型机系统中，外围设备通过_与主板的系统总线相连接。 A 适配器 B 设备控制器 C 计数器 D 寄存器31、已知X为整数，且X补_。A +155 B 101 C 155 D +10132、贮存器是计算机系统的记忆设备，它主要用来_。A 存放数据 B 存

9、放程序 C 存放数据和程序 D 存放微程序33、指令系统采用不同寻址方式的目的是_。A 实现存贮程序和程序控制；B 缩短指令长度，扩大寻址空间，提高编程灵活性；C 可直接访问外存；D 提供扩展操作码的可能并降低指令译码的难度；34、在CPU中跟踪指令后继地址的寄存器是_。A 主存地址寄存器 B 程序计数器 C 指令寄存器 D 状态条件寄存器35、系统总线地址线的功能是_。A 选择主存单元地址； B 选择进行信息传输的设备；C 选择外存地址； D 指定主存和I / O设备接口电路的地址；36、某寄存器中的值有时是地址，因此只有计算机的_才能识别它。 A 译码器 B 判断程序 C 指令 D 时序信

10、号37在定点运算器中，无论采用双符号位还是单符号位，必须有_，它一般用_来实现。 A 译码电路， 与非门 ； B 编码电路， 或非门 ； C 溢出判断电路 ，异或门 ； D 移位电路， 与或非门 ；38、采用虚拟存贮器的主要目的是_。A 提高主存贮器的存取速度 ；B 扩大主存贮器的存贮空间，并能进行自动管理和调度 ；C 提高外存贮器的存取速度 ；D 扩大外存贮器的存贮空间 ；39、算术右移指令执行的操作是_。A 符号位填0，并顺次右移1位；B 符号位不变，并顺次右移1位；C 进位标志位移至符号位，顺次右移1位；D 符号位填1，并顺次右移1位；40、双端口存储器所以能高速进行读 / 写，是因为采

11、用_。A 高速芯片 B 两套相互独立的读写电路 C 流水技术 D 新型器件二、填空题1、 一个较完善的指令系统应包含A. _类指令，B. _类指令，C. _类指令，程序控制类指令，I/O类指令，字符串类指令，系统控制类指令。2、 硬布线器的设计方法是：先画出A. _流程图，再利用B. _写出综合逻辑表达式，然后用C. _等器件实现。3、当代流行的标准总线内部结构包含A. _总线，B. _总线，C. _总线， 公用总线。4、磁表面存储器主要技术指标有A._，B. _，C. _，数据传输率。5、DMA 控制器按其A. _结构，分为B. _型和C. _型两种。6、存储A._并按B._顺序执行，这是C

12、._型计算机的工作原理。 7、移码表示法主要用于表示A._数的阶码E，以利于比较两个B._的大小和 C._操作。8、微程序设计技术是利用A._方法设计B._的一门技术。具有规整性、可维护性、C ._等一系列优点。9、衡量总线性能的重要指标是A._，它定义为总线本身所能达到的最高B._。10、DMA技术的出现使得A. _可通过B. _直接访问C. _。11、在计算机术语中，将运算器和控制器合在一起称为A. _，而将B. _和存储器合在一起称为C. _。12、数的真值变成机器码可采用A. _表示法，B. _表示法，C._表示法，移码表示法。13、广泛使用的A. _和B. _都是半导体随机读写存储器

13、。前者的速度比后者快，但C. _不如后者高。14、CPU从A. _取出一条指令并执行这条指令的时间和称为B. _。由于各种指令的操作功能不同，各种指令的指令周期是C. _。15、微型机算计机的标准总线从16位的A. _总线，发展到32位的B. _总线和C. _总线，又进一步发展到64位的PCI总线。16 中断处理过程可以A. _进行。B. _的设备可以中断C. _的中断服务程序。 17、一个定点数由A. _和B. _两部分组成。根据小数点位置不同，定点数有C. _和纯整数之分。18、对存储器的要求是A. _，B. _，C. _。为了解决这三方面的矛盾 计算机采用多级存储体系结构。19、当今的C

14、PU 芯片除了包括定点运算器和控制器外，还包括A. _，B. _ 运算器和C. _管理等部件。20、总线是构成计算机系统的A. _，是多个B. _部件之间进行数据传送的C. _通道21、每一种外设都是在它自己的A。_控制下进行工作，而A则通过B. _和C. _相连并受C 控制。22、在计算机系统中，CPU对外围设备的管理除程序查询方式、程序中断方式外，还 有A. _方式，B. _方式，和C. _方式。23、Cache是一种A. _存储器，是为了解决CPU和主存之间B. _不匹配而采用的一项重要硬件技术。现发展为多级cache体系，C. _分设体系。24、RISC指令系统的最大特点是：A. _；

15、B. _;C. _种类少。只有取数 / 存数指令访问存储器。25、为了解决多个A. _同时竞争总线B. _，必须具有C. _部件。26、软磁盘和硬磁盘的A. _原理与B. _方式基本相同，但在C. _和性能上存在较大差别。27、选择型DMA控制器在A. _可以连接多个设备，而在B. _只能允许连接一个设备，适合于连接C. _设备。28、主存与cache的地址映射有A. _、B. _、C. _三种方式。其中组相连方式适度地兼顾了前二者的优点，又尽量避免其缺点，从灵活性、命中率、硬件投资来说较为理想。29、计算机的硬件包括A._，B._，C._，输入输出部分。30、按IEEE754标准，一个浮点数

16、由A._，阶码E ，尾数m 三部分组成。其中阶码E的值等于指数的B._加上一个固定C._。31、存储器的技术指标有A._，B._，C._，存储器带宽。32、CPU中至少有如下六类寄存器，除了A._寄存器，B._计数器，C._寄存器外，还应有通用寄存器，状态条件寄存器，数据缓冲寄存器。33、总线有A._特性，B._特性，电气特性，C._特性。34、中断处理需要有中断A._，中断B._产生，中断C._等硬件支持。35、指令格式中，地址码字段是通过A._来体现的，因为通过某种方式的变换，可以给出 B._地址。常用的指令格式有零地址指令、单地址指令、C._三种.36、双端口存储器和多模块交叉存储器属于

17、A._存储器结构.前者采用B._技术,后者采用C._技术.37、堆栈是一种特殊的A._寻址方式,它采用B._原理.按结构不同,分为C._和存储器堆栈.38、硬布线控制器的基本思想是:某一微操作控制信号是A._译码输出,B._信号和C._信号的逻辑函数.39、当代流行的标准总线追求与A._、B._、C._无关的开发标准。40、CPU周期也称为A._；一个CPU周期包含若干个B._。任何一条指令的指令周期至少需要C._个CPU周期。41、RISC CPU是克服CISC机器缺点的基础上发展起来的，它具有的三个基本要素是：（1）一个有限的A._；（2） CPU配备大量的B._；（3） 强调C._的优化

18、。42、总线仲裁部件通过采用A._策略或B._策略，选择其中一个主设备作为总线的下一次主方，接管C._。43、多路型DMA控制器不仅在A._上而且在B._上可以连接多个设备，适合于连接C._设备。44、在计算机系统中，多个系统部件之间信息传送的公共通路称为A._。就其所传送信息的性质而言，在公共通路上传送的信息包括数据、B._、C._信息。45、 设D为指令中的形式地址，I为基址寄存器，PC为程序计数器。若有效地址E = （PC） + D，则为A._寻址方式；若E = （I）+ D ，则为B._；若为相对间接寻址方式，则有效地址为C._。46、在进行浮点加减法运算时，需要完成A._、尾数求和、

19、B._、合入处理和C._等步骤。47、总线定时是总线系统的核心问题之一。为了同步主方、从方的操作，必须制订A._。通常采用B._定时和C._定时两种方式。48、动态半导体存贮器的刷新一般有A._、B._和C._三种方式。49、存贮器堆栈中，需要一个A._，它是CPU中的一个专用寄存器，指定的 B._就是堆栈的C._。50、若 x1 补2 原 = 1.0110 ，则数x1 和x2的十进制数真值分别是A._和B._。三、应用题1、某计算机字长16位，主存容量为64K字，采用单字长单地址指令，共有64条指令，试采用四种寻址方式（间接、直接、基值、相对）设计指令格式。 2、如图表示使用快表（页表）的虚

20、实地址转换条件，快表存放在相联存贮器中，其中容量为8个存贮单元。问：（1）CPU 按虚拟地址1去访问主存时，主存的实地址码是多少？（2）当CPU 按虚拟地址2去访问主存时，主存的实地址码是多少？（3）当CPU 按虚拟地址3去访问主存时，主存的实地址码是多少？3、画出单机系统中采用的三种总线结构。4、已知 x = - 0.01111 ，y = +0.11001， 求 x 补 ， -x 补 ， y 补 ， -y 补 ，x + y = ？ ，x y = ？5、总线的一次信息传送过程大致分哪几个阶段？若采用同步定时协议，请画出读数据的时序图来说明6、某总线在一个总线周期中并行传送4个字节的数据，假设一

21、个总线周期等于一个总线时钟周期，总线时钟频率为33MHZ ，求总线带宽是多少？（2）如果一个总线中并行传送64位数据，总线频率升为66MHZ，求总线带宽是多少？7、磁盘、磁带、打印机三个设备同时工作。磁盘以20s的间隔发DMA请求，磁带以30s的间隔发DMA请求，打印机以120s的间隔发DMA请求，假设DMA控制器每完成一次DMA传输所需时间为2s，画出多路DMA控制器工作时空图。8、图所示为存贮器的地址空间分布图和存贮器的地址译码电路，后者可在A组跨接端和B组跨接端之间分别进行接线。74LS139是 2 ：4译码器，使能端G接地表示译码器处于正常译码状态。要求：完成A组跨接端与B组跨接端内部

22、的正确连接，以便使地址译码电路按图的要求正确寻址。9、集中式仲裁有几种方式？画出独立请求方式的逻辑图。10、已知某8位机的主存采用半导体存贮器，地址码为18位，若使用4K4位RAM芯片组成该机所允许的最大主存空间，并选用模块条的形式，问：（1） 若每个摸条为32K8位，共需几个模块条？（2） 每个模块内共有多少片RAM芯片？（3） 主存共需多少RAM芯片？CPU如何选择各模块条？11、图是某SRAM的写入时序，其中R / W 是读 、写命令控制线，当R / W 线为低电平时，存贮器按给定地址把数据线上的数据写入存贮器。请指出图中时序的错误，并画出正确的写入时序。12、指令格式如下所示，OP为操

23、作码字段，试分析指令格式的特点。 15 10 7 4 3 0 13、试分析图所示写电流波形属于何种记录方式。14、已知：x= 0.1011，y = - 0.0101，求 ： x补， x补， - x 补，y补，y补， - y 补 。15、用16K 1位的DRAM芯片构成64K 8位的存贮器。要求：画出该寄存器组成的逻辑框图。 16、CPU结构如图所示，其中有一个累加寄存器AC，一个状态条件寄存器，各部分之间的连线表示数据通路，箭头表示信息传送方向。（1） 标明图中四个寄存器的名称。（2） 简述指令从主存取到控制器的数据通路。（3） 简述数据在运算器和主存之间进行存 / 取访问的数据通路。 17设

24、某机器的指令长度位16位，包括基本操作码4位和三个地址字段，每个地址字段长4位，其格式为： 15 12 11 8 7 4 3 0 要求采用扩展操作码技术，形成14条三地址指令、31条二地址指令、15条一地址指令和16条零地址指令，共76条指令。请写出扩展方案。 18、某半导体存储器容量16K8位，可选RAM芯片容量为4K4位/片。地址总线为 A15A0（低），双向数据线D7D0（低），由R/W线控制读写。请设计并画出该存储器逻辑图，注明地址分配、片选逻辑式及片选信号极性。 19、程序中断方式接口电路的基本组成如图所示。请以输入设备为例，说明I/O中断处理的全过程。 20、设两个浮点数，X = 2-0100.110101，Y = 2-001(-0.101011)。其浮点格式为：阶码4位，尾数8位，且均用双符号位补码表示。求X+Y = ？21、下图是从实时角度观察到的中断嵌套。试问，这个中断系统可以实现几重 中断？并分析图中所示的中断过程。22、将十进制数-54表示成二进制定点数和浮点数，并写出它在定点机和浮点机中的机器数形式（数值部分取10位，阶码部分取4位，阶符和数符各取1位）。