数字电子实习报告.docx

数字电子实习报告.docx

《数字电子实习报告.docx》由会员分享，可在线阅读，更多相关《数字电子实习报告.docx（7页珍藏版）》请在冰豆网上搜索。

数字电子实习报告

数字电子实习报告

实习项目智力抢答器的设计

所属课程数字系统设计

指导老师

实习日期2011年7月4–2011年7月8

班级自动化09-1

学号

姓名

一、设计内容及要求

简要说明

在进行智力竞赛抢答时，需要将参赛选手分成若干组进行抢答。

抢答时需要一个抢答器，用来判断第一个抢答，确定是否在规定时间内回答问题，以及犯规时发出报警信号。

设计的关键是准确地判断第一抢答信号和锁存。

在得到第一抢答信号后应立即进行电路封存，使其他组抢答无效。

设计任务与要求

1、设计一个可以同时容纳4组参赛的智力抢答器。

每组设有一个抢答开关，供抢答者使用。

设计要求如下：

2、可同时供四组抢答，并用一位LED显示组号。

3、各组的抢答信号应能自锁和互锁。

4、设有抢答开始开关，当有主持人复位后抢答才是有效的，否则视为犯规，此时声响报警，并能用一位LED显示犯规组号。

5、抢答时限30s，到时不能再抢答；回答问题限时30s，从抢答有效开始计时，时间到有声响报警，报警时间5s。

抢答时限和答题限时设有数显倒计时显示。

6、设有犯规电路，对提前抢答和超时抢答进行声光报警，并显示组别。

二、抢答器设计方案

1、设计方案

抢答器具有锁存、定时、显示和报警功能。

即当主持人宣布抢答开始并按下开始按钮后倒计时30秒，若有选手按动抢答按钮，锁存器锁存相应的选手编码，并进行互锁及自锁功能，同时用LED数码管把选手的编码以及开始抢答时间的倒计时剩余时间显示出来。

若选手提前抢答或者超时抢答时在相应的数码管上显示组号以及用扬声器报警来提示主持人及选手有人犯规。

2、系统框图

当主持人宣布开始，定时电路开始秒脉冲电路的作用而进行30s倒记时，并通过译码器在显示器中显示。

如果30s倒计时期间，没有选手进行抢答，计时结束后，由扬声器报警5s后结束。

在30s倒计时期间，当选手首先按抢答键时，可通过触发锁存电路被触发并锁存，在输出端产生相应的开关电平信息，同时为防止其它开关随后触发而产生紊乱，最先产生的输出电平变化又反过来将触发电路锁定,然后在译码器中译码，将触发器输出的数据转换为数码管需要的逻辑状态。

最后在显示电路中显示出所按键选手的号码。

抢答键按下时，计数器自动置数30s开始答题倒计时。

如果在答题30s以内没有回答完问题，视为犯规，30s结束时，由扬声器报警5s，并由一位数码管显示答题超时组号。

若在主持人按下复位键之前按抢答键视为超前抢答犯规，由数码管显示犯规组号，并且扬声器报警5s。

框图如下：

四、单元电路设计

1、抢答电路

该电路完成两个功能：

一是分辨出选手按键的先后，并锁定74175优先抢答者的编号，同时用LED灯显示选手编号；二是要使其他选手随后的按键操作无效。

工作原理为：

当主持人zhuchiren宣布开始抢答并按下复位键时且没有选手抢答时，74175锁存器的清零端为高电平，时钟端信号为输出信号或非之后和时钟脉冲相与后的信号。

此时输出端全为0，或非之后为1，所以时钟端为脉冲信号，锁存器正常工作。

当有其中一位选手按下抢答键后，输出有一个高电平，或非之后为0,0与cl为0,所以clk为低电平，输出被锁存，并通过74148芯片8线3线编码器输出正抢答成功选手的组别并在数码管上持久显示。

2、提前抢答报警电路

工作原理：

此时，主持人没按复位键zhuchiren，zhuchiren为低电平，经一个反相器接到74175锁存器，输出为0,clk端只有cl脉冲保持有效，此时锁存器正常工作。

若有人提前抢答，锁存器输出有一个高电平,经或非后为0，clk端为低电平，输出保持，抢答选手被锁存住，送至74148译码器译码，输出端接数码显示，这样，就把提前抢答犯规的选手号码用数码管显示出来。

并且对于提前抢答电路，74175输出信号接扬声器，若有高电平，扬声器会自动报警，予以提示。

3、超时答题组号显示电路

工作原理：

主持人按下zhuchiren复位键时，74175锁存器正常工作，当有一名选手抢答时，抢答组号被锁存住，并送至74148准备译码。

此时计时器计时，timeout为高电平，74148译码器使能为高电平，不进行译码。

当三十秒倒计时结束时，timeout为0,此时74148工作，将锁存器传送来的抢答成功信号译出来，并从数码管显示，并且接至扬声器，由5s倒计时电路控制扬声器进行5s报警。

4、定时电路

定时电路分为两部分一是30秒倒计时，二是5秒报警

30秒倒计时

原理：

节目主持人通过按复位键来进行抢答倒计时，定时30秒。

74192为可预置的十进制同步加/减计数器，双时钟，异步清零，异步预置数，同步计时。

左片为高位，预置为3,右片为低位，预置为0，脉冲为1HZ。

因为要倒计时，UP接高电平，低位DN接1HZ脉冲，高位DN接低位的BON，实现借位。

用抢答信号和复位控制信号经过一个异或门控制置位端。

实现：

有人超前抢答时不计时，复位键按下时，开始三十秒倒计时，当有人成功抢答时，计数器自动置位，重新开从三十秒进行答题倒计时。

5秒报警

原理：

输入端预置为5，脉冲为1HZ，实现5s计时，控制扬声器响5s报警。

UP端接高电平，DN接1HZ脉冲和借位端相与的信号。

当30s倒计时结束时，timeout为低电平,BON为1，脉冲有效，计数器开始计数，此时输出不全为0接至扬声器，产生报警。

当计时结束时，BON端产生借位，变为低电平，DN端脉冲输入无效，输出为0,扬声器报警停止。

5、报警电路

工作原理:

此电路接至扬声器，若有选手在主持人按下复位键之前抢答，或者30s倒计时结束，都会产生有效脉冲使扬声器报警；另外，30s结束时，自动启动5s倒计时，使扬声器报警5s。

6、显示电路

工作原理：

对应试验箱上的六位数码管，此显示驱动支持六位段码信息输入，并且对应试验箱上的动态扫描形式控制。

时钟输入端控制片选扫描频率，设置为1KHZ足够稳定显示六位数字。

D0、D1两位输入回答倒计时，D3显示提前抢答组号，D4显示答题超时组号。

D5是抢答成功的组号。

五、设计仿真软件介绍

Max+plusⅡ是Altera公司提供的第三代PLD开发系统。

Altera是世界上最大的可编程序逻辑器件的供应商之一。

Max+plusⅡ界面友好，使用便捷，在Max+plusⅡ上可以完成设计输入，元件适配，时序仿真，编程下载整个流程。

主要特点介绍如下：

1）开放的界面

Max+plusⅡ支持与Cadence，Exemplarlogic，MentorGraphics，Synplicty，Viewlogic和其他公司所提供的EDA工具接口。

2）与结构无关

使用者无需精通器件内部的复杂结构，只需用自己熟悉的设计输入工具，如原理图或硬件描述语言进行设计。

Max+plusⅡ将这些设计转换为目标结构所要求的格式，设计处理一般在数分钟内完成。

3）完全集成化

Max+plusⅡ的设计输入，处理与校验功能全部集成在统一的开发环境下，这样可以加快动态调试，缩短开发周期。

4）丰富的设计库

Max+plusⅡ提供包括74系列的全部器件和多种特殊的逻辑功能以及新型的参数化的兆功能模块库。

可以大大减少设计工作量。

5）模块化工具

6）硬件描述语言

六、心得体会

转眼间一周的实习结束了，经过这一周的实习让我学会了很多，可以说是一个研发的过程，从题目的给出，到问题的分析，再到问题的求解设计，再到最后的验证优化。

整个过程都让我学到了很多很多。

这次实习锻炼了我发现问题时的思考问题解决问题的能力，更加锻炼了我自己的自学能力，在整个实习过程中用到的知识虽然都是学过的，但是这些东西都是理论上的与实际应用还存在很大的不同因此需要查阅很多的资料，最终经过自己网上查阅资料以及像同学询问把这些东西弄明白。

设计过程中，遇到好多问题，都是理论分析中所没有想到的，但在实际操作中又不能忽略的，这种问题只能通过优化设计电路进行改善。

通过这次实习我发现理论好实际应用也不一定能很好的完成所以在以后的学习中要把理论跟实际结合起来你能拘泥于课本。