第六章存储器系统 微机原理 第2版 课后答案.docx
《第六章存储器系统 微机原理 第2版 课后答案.docx》由会员分享，可在线阅读，更多相关《第六章存储器系统 微机原理 第2版 课后答案.docx（16页珍藏版）》请在冰豆网上搜索。
第六章存储器系统微机原理第2版课后答案
第六章存储器系统
本章主要讨论内存储器系统，在介绍三类典型的半导体存储器芯片的结构原理与工作特性的基础上，着重讲述半导体存储器芯片与微处理器的接口技术。
6.1重点与难点
本章的学习重点是8088的存储器组织；存储芯片的片选方法（全译码、部分译码、线选）；存储器的扩展方法（位扩展、字节容量扩展）。
主要掌握的知识要点如下：
6.1.1半导体存储器的基本知识
1.SRAM、DRAM、EPROM和ROM的区别
RAM的特点是存储器中信息能读能写，且对存储器中任一存储单元进行读写操作所需时间基本上是一样的，RAM中信息在关机后立即消失。
根据是否采用刷新技术，又可分为静态RAM（SRAM）和动态RAM（DRAM）两种。
SRAM是利用半导体触发器的两个稳定状态表示“1”和“0”；DRAM是利用MOS管的栅极对其衬间的分布电容来保存信息，以存储电荷的多少，即电容端电压的高低来表示“1”和“0”；ROM的特点是用户在使用时只能读出其中信息，不能修改和写入新的信息；EPROM可由用户自行写入程序和数据，写入后的内容可由紫外线照射擦除，然后再重新写入新的内容，EPROM可多次擦除，多次写入。
一般工作条件下，EPROM是只读的。
2.导体存储器芯片的主要性能指标
（1）存储容量：
存储容量是指存储器可以容纳的二进制信息量，以存储单元的总位数表示，通常也用存储器的地址寄存器的编址数与存储字位数的乘积来表示。
（2）存储速度：
有关存储器的存储速度主要有两个时间参数：
TA：
访问时间（AccessTime），从启动一次存储器操作，到完成该操作所经历的时间。
TMC：
存储周期（MemoryCycle），启动两次独立的存储器操作之间所需的最小时间间隔。
（3）存储器的可靠性：
用MTBF—平均故障间隔时间（MeanTimeBetweenFailures）来衡量。
MTBF越长，可靠性越高。
（4）性能/价格比：
是一个综合性指标，性能主要包括存储容量、存储速度和可靠性。
3.半导体存储器的基本结构
半导体存储器的基本结构如下图所示。
4.存储器的数据组织
计算机系统中，作为一个整体的一次存放或取出内存储器的数据称为“存储字”，在现代计算机系统中，特别是微机系统中，内存储器一般都是以字节为单位编址，即一个存储地址对应一个8位存储单元（位）。
一个16位的存储字占两个连续的8位存储单元。
Intel80x86系统中，16位存储字或32位存储字的地址是2个或4个存储单元中最低端的存储单元中的地址，而此最低端存储单元中存放的是16位或32位字中最低8位。
6.1.2半导体存储器的结构及典型的半导体存储芯片
1.RAM芯片6116的外特性
6116为2K×8位容量的SRAM芯片，片内有16K存储单元，有11条地址线A10～A0用来寻址2K（2048）个地址；8条数据线I/O1～I/O8,字长8位，2048个地址中的每一个地址对应8个存储单元（位），以8条数据线来实现8位数据的读写；3条控制线分别是片选信号、写允许信号和输出允许信号。
6116的芯片控制信号
I/O引脚
方式
H
X
X
高阻
未选中
L
L
H
DOUT
读出
L
X
L
DIN
写入
注：
X为任意。
为有效电平是6116能工作的必要条件，相当于使芯片工作的开门信号。
在有效的条件下，决定6116读或者写的主要条件是。
为低电平时写入6116，为高电平，且为低电平时，从6116读出。
2.DRAM芯片2164的外特性
2164为64×1位容量的DRAM芯片，芯片内部有16条地址线，用来寻址64K个地址；1条数据线。
64个地址中的每一地址对应1个存储单元，从1条数据线上实现1位数据的读写。
要实现8位数据传输，必须采用8个2164芯片，由此可组成64KB的内存。
需要注意的是，2164芯片的外部引脚只有8条地址线（A7～A0），片内有地址锁存器，可利用2条控制线（行地址选通）和（列地址选通），先由将8位行地址送到片内行地址锁存器，然后由将后送入的8位列地址送到片内列地址锁存器。
而数据线只有2条，一条是输入DIN，一条是输出DOUT。
3.EPROM芯片2732的外特性
2732为4K×8位的EPROM芯片，有12条地址线A11～A0；8条数据线D7～D0；2条控制线；片选信号，用来选择需要读或者编程的芯片；输出允许信号，用来把输出数据送数据线。
信号线与编程电源VPP共用二条引线，表示为/VPP。
当2732工作于“读”方式时，/VPP接低电平；当2732工作于“编辑”方式时，/VPP接+21V。
而引脚接低电平时，选中该存储器芯片；引脚接高电平时，该EPROM芯片处于低功耗状态。
在2732与CPU连接时，引脚同地址译码器输出相连，/VPP引脚同CPU的读引脚相连。
6.1.3存储器与CPU的连接
要求熟练掌握存储器接口的基本技术，特别是数据线的连接、控制信号线的连接、存储器的地址分配及片选问题、CPU与存储器的时序配合问题。
1.典型的3-8线译码器芯片74LS138的应用
74LS138是一个专用的3-8线译码器，在存储器接口和I/O外设口中得到了广泛的应用。
74LS138有三个输入端A、B、C。
三个控制端G1、、，以及8个输出端～。
在作为存储器接口的地址译码器中，74LS138的C、B、A通常接CPU的高位地址线中最低3位，高位地址是指向存储器芯片的地址线连接后的地址线，若内存芯片有12条地址线，则CPU的A11～A0同芯片内的12条地址线相连，余下的8根地址线A19～A12，即高位地址线。
通常74LS138的C、B、A分别同高位地址线中的A14、A13与A12相连，G1、、同余下的高位地址线以及IO/、或等控制线连接。
而8个输出端～分别接8个存储器芯片的片选端（，），用来选中对应的存储器芯片。
2.采用基本门电路实现内存芯片的片选
从74LS138构成的地址译码器电路可见，74LS138的输出～中某一条线同内存芯片的片选端或相连，只要内存芯片的（或）为有效低电平，则该内存芯片可处于读/写状态，而同相连的（i可以是0～7间的一个正数）有效，是在同74LS138输入端C、B、A和控制端G1、、相连的高位地址线，以及IO/、或信号线满足一定条件而实现的，这就是片选的基本原理。
据此，我们可以用一个简单的门电路—“与非门”“或门”同样实现内存芯片的片选。
3.存储空间的地址分配和片选技术
一个2K×8位的存储芯片在8088系统的1MB的内存总地址00000H-FFFFFH中究竟占有哪一段地址，这就是地址分配问题。
三种片选技术包括：
全译码法是指系统地址总线中除用于片内寻址以外的全部高位地址线参加译码，把译码器的输出信号作为各芯片的片选信号，以实现片选。
部分译码法是将高位地址线中某几位（而不是全部）地址参加译码器译码，作为片选信号，仍用地址线低位部分直接或者通过系统总线连到存储器芯片的地址输入端实现片内寻址。
线选法是指直接用地址总线的高位地址中的某一位或几位直接作为存储器芯片的片选信号（）；用地址线的低位实现对芯片的片内寻址。
4.地址重叠现象
在采用部分译码法线选法实现片选时，未参加译码的高位地址线的状态可为任意，由此形成地址重叠现象。
5.动态存储器的连接
（1）行地址和列地址的形成
通过二选一选择器74LS158把CPU的16位地址线A15～A0分为低8位地址A7～A0（行地址）和高8位地址A15～A8（列地址）。
（2）行地址选通信号和列地址选通信号的产生
能读懂和的产生电路。
该电路由两级译码电路组成，第二级译码电路由两个74LS138分别产生4个行地址选通信号（～）四个列地址选通信号（～）；第一级译码是一个256×4位的ROM，用来产生第二级译码工作所需的条件。
（3）动态RAM的接口，要了解动态RAM刷新原理。
6.控制信号的连接
CPU与存储器交换信息时，CPU都设有相应的控制信号，如、、IO/和READY（总线控制器提供存储器的控制信号有、、；PC总线提供存储器的控制信号有、等）。
一般可直接连至存储器的端，连接存储器的端。
如果存储器只有一根读写信号线，例如2114的，CPU的、可由外接电路组成信号，或者根据时序分析确定能否直接接至信号。
7.CPU的时序和存储器芯片的存取速度的配合问题
在存储器芯片已经确定的情况下，对慢速的存储器，需要CPU总线周期插入等待状态Tw，相应需设置等待信号的产生电路。
6.2例题解析
1．用1024×1位RAM芯片设计一个128KB的存储系统，问需要（）片芯片组成？
A.1024B.2048C.128D.256
解:
在组成存储器系统时，所需存储器芯片的数目可由下面的公式确定：
芯片数=存储器系统的存储容量／芯片容量
这个公式对于使用上述任何一种扩展方法所组成的存储器系统的设计都是适用的。
128KB的存储系统共含有128×1024×8个存储单位，需要1024×1位的RAM芯片共128×1024×8/（1024×1）=128×8=1024片。
所以选A。
2．用一片EPROM的芯片构成系统内存，其地址范围为F0000H～F0FFFH，无地址重叠，该内存的存储容量为（）。
A.2KBB.4KBC.8KBD.16KB
解：
在现代计算机中，特别是微机系统中，内存储器一般都是以字节为单位编址，即一个存储地址对应一个8位存储单元。
对于本题而言根据EPROM芯片的地址范围，可计算出它的存储容量，即F0FFFH-F0000H+1=1000H=4KB。
所以选B。
3．某单元的逻辑地址为：
4B09H:
5678H，则该存储单元的物理地址为：
。
解:
物理地址=段地址×10H+段内偏移地址
=4B09H×10H+5678H
=4B090H+5678H
=50708H
4．有一静态RAM芯片的地址线为A12～A0，数据线为D7～D0，则该存储器芯片的存储容量为（）。
A．2K×4位B．4KBC．8KBD．1K×4位
解:
该静态RAM芯片共有13条地址线（寻址能力为213），8条数据线（字长为8位），
因此它的存储容量为213×8=8K×8位。
选择C。
5．简述EPRAM芯片Intel2732A的各引脚功能。
答：
2732A的存储容量为4K×8位，有12条地址线A11～A0，8条数据线O7～O0，2条控制线中为芯片允许线，用来选择芯片；为输出允许线，用来把输出的数据送上数据线；只有当这两条控制线同时有效时，才能从输出端得到读出的数据。
6．8088CPU与存储器芯片2716和6116的连接如图所示，请分别写出2片芯片的存储容量和地址范围（先用二进制表示，然后把无关位设置0后写出16进制表示）。
答：
HM6116芯片的存储容量为2K×8位，2716芯片的存储容量也为2K×8位，且它们的引脚兼容。
以6116为例的8088的A15～A11和A19、A18不参加译码，这些位的数值应不予考虑，当A17为1，A16为0时才能选中6116，此时，A10～Ａ0的取值可以从到。
所以存储容量：
2716为2KB；6116为2KB。
地址范围：
2716为××01×××××B至××01×××××B，即10000H～107FFH；
6116为××10×××××B至××10×××××B，即20000H～207FFH。
6.3习题与参考答案
1.计算机存储器是怎样分类的？
其中半导体存储器又是怎样分类的？
2.存储器有哪些技术指标？
3.存储系统的层次结构是如何构成的？
试述各层次存储器的作用。
4.试述六管静态存储电路的工作原理和特点。
5.试述单管动态存储电路的工作原理和特点。
6.在半导体存储器芯片中，地址双译码方式相对于地址单译码方式有什么优点？
7.一般的半导体存储器芯片的引脚应包括哪些信号？
8.有的RAM芯片（如Intel2164A）外部只有八根地址线，却具有64K位的寻址能力，这是为什么？
其中RAS与CAS信号起着什么作用？
怎样起作用的？
9.简述ERPOM的结构与工作原理。
10.在CPU与存储器的连接时要考虑哪些方面的问题？
11.请比较全译码、部分译码和线选三种片选方式的优缺点。
12.写出下列容量的RAM芯片的地址线和数据线的条数。
（1）2K×8位
（2）4K×8位（3）512K×4位（4）64K×1位
13.DRAM和SRAM的主要区别是什么？
各有什么优缺点？
14.用下列芯片构成存储系统，各需多少RAM芯片？
需要多少位地址作为片选地址译码？
设系统为20位地址线，采用全译码方式。
（1）512×4位RAM构成16KB的存储系统；
（2）2K×4位RAM构成64KB的存储系统。
15.有一全译码电路如图习3-1所示，试计算RAM芯片的地址范围。
16.图习3-2是一个未完成的译码器与RAM电路图。
（1）若RAM1、RAM2的地址为D000H～D3FFH，不增加其它部件（除非门外），请按要求完成图中所标识的引脚连线；
（2）请写出RAM3的地址范围。
17.现有SRAM芯片若干，芯片的容量为512×4，欲组成一16KB的静态存储器系统,共需多少芯片？
画出存储器系统的连接图。
参考答案:
1.答：
存储器的分类如下：
1）按构成存储器的器件和存储介质分类
可分为磁芯存储器、半导体存储器、光电存储器、磁膜、磁泡和其他磁表面存储器以及光盘存储器等。
2）按存取方式分类
可分为随机存取存储器RAM（RandomAccessMemory）、只读存储器ROM（ReadOnlyMemory）、串行访问存储器等。
3）按在计算机中的作用分类
可分为主存储器（内部存储器）、辅助存储器（外部存储器）、缓冲存储器等。
对于半导体存储器的分类可由下图表示：
2.答：
存储器的技术指标有存储容量、存储速度、存储器可靠性和性能/价格比。
1）存储容量指存储器可以容纳的二进制信息量，以存储单元的总位数表示，通常也用存储器的地址寄存器的编址数与存储字位数的乘积来表示。
如某存储芯片的容量为2K×8位，即表示其地址寄存器为11位，编址能力为211=2×1024=2048=2K，一个存储字为8位，也经常记为2KB。
2）存储速度有关存储器的存储速度主要有两个时间参数：
（1）TA：
访问时间（AccessTime），从启动一次存储器操作，到完成该操作所经历的时间。
（2）TMC：
存储周期（MemoryCycle），启动两次独立的存储器操作之间所需的最小时间间隔。
（3）1/TMC：
最大传输率，表示每秒钟从存储器输入或输出信息的最大速率。
（4）W/TMC：
存储器数据传输带宽，表示每秒钟存储器能并行传输多少位信息，其中W为存储器的数据总线宽度，反映了存储器传送信息的吞吐能力。
3）可靠性存储器的可靠性用MTBF来衡量，MTBF越长，可靠性越高。
MTBF——平均故障间隔时间（MeanTimeBetweenFailures）。
4）性能/价格比这是一个综合性指标，性能主要包括存储容量、存储速度和可靠性。
对不同用途的存储器有不同的要求，例如，对高速缓冲存储器主要要求存储速度快，而对辅助存储器主要要求存储容量大。
3.答：
存储层次的结构如下图所示：
采用这样的结构后，结构中的每种存储器不再是孤立的存储部件，它们已经组成一个有机的整体。
就这个整体结构而言，可以兼顾速度、容量和价格的要求。
各层次存储器的作用如下：
主存储器（内存），用来存放CPU当前使用或经常使用的程序和数据，CPU可以随时对内存进行访问（读/写）。
内存通常是由半导体存储器组成。
高速缓冲存储器，简称Cache。
（原理略）。
这是在CPU和常规主存储器（内存）之间增设的一级或二级高速小容量存储器，（原理略）。
它使存储器系统的存储速度可以接近CPU，而价格却接近于大容量的主存储器，很好地解决了速度和价格的矛盾。
辅助存储器（Storage）也称外部存储器，存取速度相对较慢，但存储容量较大。
4.答：
六管静态存储电路的结构可参见教材图6-5。
这个电路实际上是一个双稳态位电路，通过X地址线和Y地址线可以中某一个位电路。
当写入时，写入信号自I/0和I/O线输入，如要写“1”则I/O线为“1”，而线为“0”。
它们通过T7、T8管以及T5、T6管分别与A端和B端相连，使A＝“1”，B＝“0”。
靠两个反相器的交叉控制，只要不掉电就能保持写入的信号“1”（过程分析略）。
写入“0”时亦然。
在读出时，只要某一电路被选中，相应的T5、T6导通，A点和B点与位线D0和D0相通，且T7、T8也导通，故存储电路的信号被送至I/O与两线上。
读出时可以把I/O与两线接到一个差动放大器，由其电流方向即可判定存储单元的信息是“1”还是“O”；也可以只用一个输出端接到外部，以其有无电流通过而判定所存储的信息。
这种存储电路，它的读出是非破坏性的，即信息在读出后仍保留在存储电路内。
所以由它来构成存储器，不需要刷新。
5.答：
单管动态存储电路的结构如下图所示。
单管动态存储电路由管子T1和电容C组成。
写入时，字选线为“1”，Tl管导通，写入信息由位线（数据线D）存入电容C中，使电容C充（放）电到数据线D的电平（“1”或“0”）。
此时，如果字选线恢复为“0”电平，则Tl管截止，而电容C仍保持已充电的电平，这就是写入过程。
读出时，字选线为“1”电平，使Tl管导通，存储在电容C上的电荷经T1输出到数据线上，再通过读出放大器即可得到存储信息。
由于C＜＜CD，每次读出后，存储的内容被破坏，要保存原来的信息，必须采取恢复措施，即重写。
动态RAM集成度高，功耗低，但需增加外围刷新电路，适用于构成大容量存储器。
6.答：
单译码方式中，存储体排列成2n×m的二维存储矩阵，地址译码器只有一个，译码器输出线称为字选线（简称字线），数据线称为位线，字线选择某个字的所有位。
例如地址线n=4，经地址译码器译码，可译出24=16个状态，分别对应16个字（存储单元）的地址。
当某一状态有效时，对应一条字线有效，则一个字的信息由输出缓冲器读出。
双译码方式中，采用一个2n位的X－Y矩阵来代替单译码方式中的每一条位线，对于m位的存储器，共需采用m个X－Y矩阵。
为此需要提供X地址（行地址）、Y地址（列地址）及相应的X译码器（行译码器）、Y译码器（列译码器）。
若提供给X译码器的地址线有n1条，提供给Y译码器的地址线为n2条，当n=n1+n2时，则共可译出输出状态有
个，可见，在相同存储容量时，单译码方式和双译码方式所需地址线是相同的，只是双译码方式将地址线分成两组，分别进行译码，这使得地址译码器的输出线的数目大为减少。
例如，n=n1+n2=6+6=12，双译码输出的状态数为4096个，而译码输出线只需2×26=128根。
7.答：
一般的半导体存储器芯片的引脚应包括地址信号（输入）、数据信号（输入/输出）、片选信号或，对于ROM，应有输出允许信号,对于RAM，除了信号外，还应有写入允许信号。
8.答：
这是因为这种存储芯片内有地址锁存器，可利用2条控制线（行地址选通）和（列地址选通），分别将行地址和列地址送入片内，先由将8位行地址送到片内行地址锁存器，然后由将后送入的8位列地址送到片内列地址锁存器。
由此实现216位，即64K位的寻址能力。
9.答：
（略。
参见教材P.108）
10.答：
存储器与CPU连接时，原则上可以将存储器的地址线、数据线与控制信号线分别接至CPU的地址总线、数据总线和控制总线上去。
在实际应用中需要考虑如下问题：
1）CPU总线负载能力
在小型系统中，CPU可以直接与MOS存储器相连接，即CPU输出的地址、数据信息及发出的读写命令直接送往存储芯片。
而对于比较大的系统，CPU芯片的引脚通过数据总线收发器、地址锁存器、总线控制器等接口芯片与系统总线连接。
若系统结构中有专用的存储总线，则CPU通过存储总线访问存储器。
2）信号线的配合与连接
当CPU（或系统总线）的各种信号要求与存储器的各种信号要求有所不同时，要配合必要的辅助电路。
（1）数据线的连接存储器的数据线一般可直接挂到CPU的数据总线（或系统总线的数据线），但是，若芯片输入、输出线是分开的，且芯片对输出线无三态驱动，就需外加三态门，才能与CPU数据总线相连，如教材图6-19所示。
（2）存储器的地址分配及片选问题微机系统中的内存通常分为RAM区和ROM区，RAM区又分为系统区和用户区，这就需要对存储器地址进行合理的分配，并选择适当的存储器芯片。
由于单片存储芯片容量有限，因此微机系统中的存储器系统总是由多片组成。
一般用地址线的高位产生片选信号，实现对存储芯片的选择，采用的基本方法有三种，即全译码、部分译码和线选法；而用地址线的低位直接实现对存储芯片内的存储单元寻址。
（3）控制信号线的连接
CPU与存储器交换信息时，CPU都设有相应的控制信号，一般可直接连至存储器的端，连接存储器的端。
如果存储器只有一根读写信号线，例如2114的，CPU的、可由外接电路组成信号，如教材图6-20所示.
3）时序配合问题
11.答：
存储器片选的三种方法的优缺点比较见下表：
优点缺点
全译码法地址连续，无重叠现象译码电路复杂，成本高
部分译码法译码电路相对比较简单会产生地址的重叠现象和地址不邻接的现象
线选法电路最简单，地址确定容易会产生较严重的地址的重叠现象和地址不邻接的现象
12.答：
（1）地址线11条，数据线8条
（2）地址线12条，数据线8条
（3）地址线19条，数据线4条
（4）地址线16条，数据线1条
13.答：
SRAM与DRAM的主要区别就是SRAM不需刷新，而DRAM需要刷新。
其优缺点比较如下：
优点缺点
SRAM由双稳态电路构成，信息保持稳定基本存储电路复杂，能耗高
DRAM基本存储电路由单管构成，简单，能耗低信息易失，需设置刷新电路定期刷新
14.解：
可应用公式
芯片数=存储器系统的存储容量／芯片容量
（1）芯片数=16K×8位/（0.5K×4位）=64，需要5位地址作为片选地址译码。
（2）芯片数=64K×8位/（2K×4位）=64，需要5位地址作为片选地址译码。
15.解:
可列出地址线如下:
CBA
A19A18A17A16A15A14A13A12…………A0
10 1110010…………0
01110011…………1
可见图中RAM芯片的地址范围为72000H～73FFFH，其容量为213B，即8KB。
16.解：
（1）系统连线见题图红线部分。
（2）RAM3的地址范围为：
C000H～C3FFH。
17.解：
需要使用64片存储芯片，每两片组成一组，共32组，其数据线分别与数据总线的高4位和低4位连接。
存储系统的连接图如下（假定CPU地址线16位）
升级会员 