电磁兼容与电路板的可靠性设计.docx

电磁兼容与电路板的可靠性设计.docx

《电磁兼容与电路板的可靠性设计.docx》由会员分享，可在线阅读，更多相关《电磁兼容与电路板的可靠性设计.docx（20页珍藏版）》请在冰豆网上搜索。

电磁兼容与电路板的可靠性设计

本文由jimmy3973贡献

pdf文档可能在WAP端浏览体验不佳。

建议您优先选择TXT，或下载源文件到本机查看。

维普资讯

第２７卷第５期　

２００６年９月　

电子工艺技术　

Ｅｌｃｒｎｃ　ｒｃｓ　ｅｈｏｏｙｅｔｉｓＰｏｅｓＴｃｎｌｇ　ｏ２１８　

电磁兼容与电路板的可靠性设计　

刘建斌，军，孙田智会　

（国航天时代电子公司７０中１７厂，西　宝鸡陕７１０）２０６　

摘　要：

在印刷电路板的电路设计阶段就进行电磁兼容性设计是非常重要的。

分析了印刷电　

路板中电磁干扰产生的机理，出了如何抑制共模干扰和差模干扰以及串扰等提高印制板电磁兼　提

容性可靠性的方法。

关键词：

印刷电路板；电磁兼容；电磁干扰；串扰；合　耦中图分类号：

Ｎ１Ｔ４　文献标识码：

　Ａ文章编号：

０１４４２０００８０　１０—３７（０６）５—２１—４

Ｒｅｉｂｌｙｏ　ｈｅＰＣＢ　ｓｇ　ｎ　ｌａｉｔ　ｆｔ　ｉＤｅｉｎａｄＥＭＣ　

ＬＩＪａＵ　ｉｎ—ｂｎ，ＵＮ　ｕＴＩｉＳＪｎ，ＡＮ　ｉｕ　Ｚｈ—ｈｉ

（ｉａＡｅｏｐｃ　ｉｓＥｅｔｏｉｓＣｒｏａｉｎ７０　ａｔｒ，ｏｉ７１０Ｃｎ）Ｃｈｎ　ｒｓａｅＴｍｅ　ｌｒｎｃ　ｏｐｒｔ　１７ＦｃｏｙＢａｊ２０６，ｈａ　ｃｏ　ｉ

ＡｂｔａｔＩｉ　ｏｔｎ　ｏｃｎｉｅ　ＭＣｉ　ｈ　ＣＢｄｓｇ　ｔｈ　ｉｓ．ａｙｅｔｅｐｉｃｐｅａｏｔｓｒｃ：

ｔｓｉｒａｔ　ｏｓｄｒＥ　ｍｐｔ　ｎｔｅＰ　ｅｉｎａ　ｅｆｔＡｎｌｚ　ｈ　ｒｉｌ　ｂｕ　ｔｒｎＥ　ｎｔｅＰＢｄｓｇｉａｓ　ｕｓｆｒｒ　ｏｔ　ｎｉｉｃｍｍｏ　ｄ　ｎｅｆｒ　ｎ　ｉｅｅｔｉｔｒｒ　ＭＩｉ　ｈ　Ｃ　ｅｉｎ，　ｏｐｔｏｗａｄｈｗ　ｉｈｂｔｏｔｌ　ｏ　ｎｍｏｅｉｔｒｅｅａｄｄｆｒｎ　ｎｅｆｅｆｅａｄｉｔｒｒｎｅＦｎｌ　ｉｅｓｍｅｍｅｎ　ｏｉｒｖ　ｈ　ｅｉｂｌｙｏ　ｅＰＢｄｓｇ．ｎ　ｎｅｆｅｃ．ｉａｌｇｖ　ｏ　ａｓｔ　ｍｐｏｅｔｅｒｌｉｔ　ｆｔ　Ｃ　ｅｉｎ　ｅｙａｉｈＫｅ　ｒｓＰＢ；ＭＣ；ＭＩＩｔｒｅｅｃ；ｏｐｉｇｙｗｏｄ：

ＣＥＥ；ｎｅｆｒｎｅＣｕｌ　ｎ

ＤｃｍｅｔＣｄ：

　ｏｕｎ　ｏｅＡ

ＡｒｃｅＩ１０３７（０６０ｔｌＤ：

０１—４４２０）５—０８０　ｉ　２１—４

设备和系统向外部环境发射的骚扰电平是通过　传导和辐射的途径形成的。

如果设备作为一个黑盒　子，那么内部骚扰源可通过电源电缆和信号电缆对　外形成传导发射，同时通过壳体向外辐射发射；反　之，外部环境电磁场感应在电缆上的电压形成电流，　对设备敏感电路形成干扰。

从骚扰源到受害设备离　

共模电流和差模电流都决定了传播的ＲＦ能量的大　

小。

在两者之间有较大的区别。

如果给定一对导线　或走线，一个返回参考源，么这两种模式中的一种　那

将会存在。

一般来说，差分模式信号携带数据或有　用信息。

共模模式是差分模式电流的负面效果，并　

对电磁兼容性是最麻烦的。

通常把线一线的发射定　

不开传播途径，辐射的传播途径是空间，而传导的传　

播路径是导体（电缆）　。

传统的设计方法是用屏蔽、滤波和接地解决电　缆口和壳体带来的ＥＣ问题。

但是大多数干扰是　Ｍ在印制板电路上产生的，因此，在印制板的电路设计　

阶段，应该考虑电磁兼容设计。

就　

１电磁干扰产生的机理及电磁兼容设计　　

义为差模发射。

把线一地的发射定义为共模发射。

　由闭合回路产生的最大的场强是　

一一　

３０，８　

…

、　

式中：

一最大辐射场强（．／；Ｅｐｍ）Ｖ　一回路和测量天线之间的距离（；ｍ）　频率（ＭＨｚ；）　

一

１１差模电流和共模电流　．

，一电流（Ａ）　　ｍ；

１１１差模发射和共模发射　．．任何电路都存在共模（Ｍ）Ｃ和差模（Ｍ）Ｄ电流。

Ａ—回路面积（ｍ）　—ｃ　。

由式（）以看出，强和回路面积成正比。

１可场　

作者简介：

刘建斌（９０一）男，１８，主要从事于惯性元件、仪表、自动控制、电一体化等产品的研制开发工作。

机　

维普资讯

２２８　

电子工艺技术　

第２７卷第５期　

为减小差模发射电平，除减小源电流外，应该减小环　

电路的面积。

抑制ＰＢ内的差模和共模电流，Ｃ以及由此引起　

的ＲＦ干扰，基本的就是通量抵消法或通量最小　最化。

电流在走线中流动产生磁力线，些磁力线产　这

共模辐射是由于在电路设计之外的电压降造成　

的，这种电压降致使电路的一些接地部分的电压比　真实的参考地面高。

与受影响的接地系统相连的电　缆就作为天线，辐射共模的场分量。

远场分量可用　

下式描述：

Ｅ：

．　

生电场，这两种场都会辐射ＲＦ能量。

如果我们将　磁力线抵消或减小到最小，那么将不会存在ＲＦ能　量，也就抑制了干扰。

　主要采取以下几点：

１安排时钟走线临近接　（）地平面（多层板）接地栅格或接地线（、双面板或单　面板）（）；２仔细选择逻辑系列器件以使元件辐射分　离出的ＲＦ能量最小；３通过减小时钟产生电路中（）　的ＲＦ驱动电压来减小走线中的ＲＦ电流；４减小　（）电源和接地结构中的噪音；５当有外部ＩＯ电缆　（）／提供时正确应用旁路电容；６为那些辐射大量内（）　部共模ＲＦ能量的元件提供接地散热器；７在ＰＢ（）Ｃ　布局和布线时尽量使电路达到某种平衡。

１２串扰及串扰的抑制　．１２１串扰　．．串扰是ＰＢ设计中的重要部分之一，Ｃ在设计的　

（）２　

ｒ　

式中：

一　发射系数；　，＿共模电流（）Ａ；　

Ｚ线的长度（；一ｍ）　

产发射的频率（Ｈ）Ｍｚ；　

距离（。

ｍ）　

由式（）以看出场强和电缆的长度成正比，２可　减小共模发射应降低共模电流和缩短电缆线的长　

度。

１１２差模和共模的转变　．．

当存在两个具有不同阻抗的信号线（或导体）　

时差模和共模就可以互相转变。

这些阻抗主要由与　走线（内在电缆）或的物理布线相关的导线或梳状　电容和电感决定。

对于大部分的ＰＢ布线来说，Ｃ主　要是控制网络中的寄生电容和电感，并使其最小，从　而避免差模和共模的产生。

　如图２中差模电流，是需要的信号，　它要流经　负载Ｒ。

共模电流，不直接经过Ｒ，　。

　　它将经过ｚ　和ｚ，后通过回流结构返回。

阻抗ｚ和ｚ并不　　然　　是物理元件，它们是网络中存在着的寄生电容或寄　生电感的转移阻抗。

如果ｚ和ｚ不等电压差将正　　　

比于阻抗差。

　＇＝，　　一，　ｂ＝，（　一Ｚ）（）／ｃ　。

Ｚ　Ｘ。

Ｚ　Ｘ。

Ｚ　ｂ３　

任一环节都需要考虑。

串扰是指走线、导线、走线和　导线、电缆束、元件及其它易受电磁干扰的电子元件　之间的不希望有的电磁耦合。

　串扰是ＥＩＭ传播的主要途径，引起走线间干　会

扰。

串扰包括电容耦合和电感耦合。

电容耦合通常　是因为走线位于另一走线上方或参考层上方。

电感　

耦合通常是因为物理位置上十分接近的走线。

对于　并行走线，串扰有两种方式：

向和后向。

在ＰＢ前Ｃ　中，后向串扰通常比前向串扰更值得考虑。

电路中　

源与受干扰走线间阻抗越大产生的串扰电平越高。

电感串扰可以通过增加走线与传输线或导线间的边　到边间隔或最小化走线距离参考层上的高度而得到　

控制。

　１２２串扰的抑制　．．

所以对外界敏感的电路必须通过某种方式达到　平衡，使得每个导体的引线或梳状电容以及寄生电　

容相等。

为了抑制印刷电路板导线之间的串扰，在设计　布线时应注意以下几条：

１根据电路的功能分类　（）

逻辑器件，合理布局电路板；２尽量避免长距离的（）　

平行走线，尽可能拉开线与线之间的距离以最小化　电感耦合，信号线与地线及电源线尽可能不交叉；　（）３在一些对于敏感的信号线之间，设计一根接地　印刷线，可以有效地抑制串扰；４元件要远离ＩＯ（）／　互连接口及其它易受数据干扰及耦合影响的区域；　

图２差模转共模　

（）５降低信号到地的参考距离；６降低走线阻抗和　（）信号驱动电平；７把高噪声发射体（（）时钟、Ｏ、Ｉ高　／

１１３差模和共模干扰的抑制　．．

维普资讯

２００６年９月　

刘建斌等：

电磁兼容与电路板的可靠性设计　

速互连等）分割或隔离在不同的区域；８对时钟周　（）期走线、差分走线、复位线等一些关键的系统走线强　

制使用３ｗ原则（线间的距离间隔必须是单一走　　走

流产生的干扰较大，以要采用一点接地，所使其不形　

成回路；当信号频率高于１０Ｍｚ，０　Ｈ时由于布线的　

电感效应明显，线阻抗明显增加，时接地电流形　地此成的环流不再是主要问题了，以应采用多点接地，所　

线宽度的３）　倍。

１３数字信号频谱分析　．１３１数字信号　．．　数字信号的特点是方波，方波信号是由基波和　

大量谐波正弦（或余弦）信号构成的，这可由傅立叶　变换得到其频域波形，因此，冲重复周期越短，脉其　重复频率越高，谐波频率也越高。

理论上方波的上　升时间为零，则谐波含量是无穷的。

但实际上是梯　形波形，有一定的上升沿和下降沿。

　１３２脉冲的时　频域变换（．．傅立叶变换）　通过傅立叶变换，矩形脉冲可分解为各次余弦　

（正弦）。

或波　其表达式：

　一　

尽量降低地线阻抗。

但是，当工作频率在ｌＨ一　ｚ　Ｍ

１　ｚ间时，果采用一点接地，地线长度不　０ＭＨ之如其应超过波长的１２，则应采用多点接地。

当一个　／０否

系统中既有低频电路又有高频电路时，应采用？

合　昆接地的原则。

系统内的低频部分采用单点接地，而　高频部分采用多点接地。

电路板上既有数字电路，又有模拟电路，应使它　

们尽量分开布线，而两者的地线应分别与电源端地　线相连。

另外还需尽量加大模拟电路引出端的接地　

面积。

如果地线很细，地线电阻将会较大，则造成接　

地电位随电流的变化而变化，致使信号电平不稳，导　致电路的抗干扰能力下降，因此应将接地线尽量加　粗。

在布线空间允许的情况下，要保证主要地线的　宽度至少在２ｍｍ以上，件引脚上的接地线直径　　元

应该在１５ｍ．　ｍ左右。

ｔ）＝∑ＡＣ（ｗ＋）　ＯｎｔＡ　Ｓ

式中：

一各次余弦波形的幅度；　　

ｎ一谐波次数；　

一

对于只有数字电路组成的印刷板的地线系统，　

角频率。

将接地线做成闭合环路，以明显提高抗干扰能力。

可　其原因在于：

印制电路板上有很多的元件时，因受接　地线粗细的限制，会在接地上产生较大的电位差，　引起抗干扰能力下降。

若将接地结构构成环路，则会　缩小电位差值，提高电子设备的抗干扰能力。

电源线的布置要根据电流的大小尽量加粗走线　宽度。

在布线工作的最后，地线将电路板没有走　用线的地方铺满（面积）　大。

在接地时还需要避免共阻抗路径，图３所示　如稳压器电路的“整端的取样点”“共点”，万　调或公千

１４去耦与接地　．

１４１电路的去耦设计　．．电感和电容组成的低通滤波器，可滤掉高频段　干扰信号。

由于导线寄生电感的影响，会使供电的　速度变慢，使驱动器件输出电流下降，合理放置去耦　电容，在通断瞬间，利用电感和电容的储能作用，给　器件提供电流。

在直流电源回路中，负载的变化会　引起电源噪声。

配置去耦电容可以抑制因负载变化　而产生的噪声，配置原则为：

印刷电路板的电源输入　端跨接一个ｌ　一１０Ｏ０　的电解电容器，如果印　刷电路板的位置允许，采用１００　Ｆ以上的电解电容　

器的抗干扰效果会更好；于耗电较大的集成电路　对

不能接在有负载电流流过的输出线和公共地线上如　

图３ａ所示，（）应从管脚根部单独另外用引线引出　

如图３ｂ所示。

（）　

芯片，也应在电源端安装合适的电解电容。

小电容　能为集成电路块提供高速电流，在器件输出端电压　跳变时，它能高速充电，为器件提供充电电流。

　１４２电路的接地设计　．．在电子设备中，接地是控制干扰的重要方法。

　如能将接地和屏蔽正确结合起来使用，可解决大部　分干扰问题。

　当电路板上频率小于ｌＭｚ，　Ｈ时由于布线和元　

件之间的电磁感应影响很小，而接地电路形成的环　

图３避免共阻抗路径　

这是由于集成稳压电路的取样放大器的增益很　

高，调整端和公共端每ｌｍ　Ｖ的电压变化，都会被敬　

维普资讯

电子工艺技术　

第２７卷第５期　

大到输出端进行逆向跟踪调整，反映的现象就是输　出不稳定，直观的反映就是电源的纹波、Ｐ值等指　Ｐ标超差。

　１５电路布局元器件安装位置和合理布线　．　电路布局直接影响电磁干扰和抗干扰强度。

合　理的布局不仅可以使电路的效率得到提高，更能使　整个系统的ＥＣ得到改善。

单元电路工作频率越　Ｍ高，速度也就越快，信号频谱也就越丰富，高频分量　比例越大，对外干扰也就越强。

从频率而言是先高　频，再中频电路，最后低频电路；而从逻辑速度而言，　是先高速电路，中速电路，再最后低速电路，如图４　

所示。

件分组。

２结论　　

电磁兼容设计已成为电路设计的一个重要组成　部分。

本文主要分析了共模和差模干扰、串扰产生　的机理及抑制措施。

在实际的设计过程中，电磁兼　容问题依然是一个很复杂的问题，需要从多个角度　去考虑与分析，以得到满意的设计结果。

参考文献：

［］Ｍａ　　ｎｒｓ电磁兼容和印刷电路板理论、计和　１　ｒＩｔ．ｋＭｏｏ设布线［．Ｍ］北京：

民邮电出版社，０２．人２０　

［］滕旭，志昂．２　胡电子系统抗干扰使用技术［．京：

Ｍ］北　

国防工业出版社，０４　２０．

［］赵晶．ｒｔ　９高级应用［．３　Ｐｅ９ｏｌＭ］北京：

民邮电出版社，人　

２０　００．

［］陈亚勇．ＴＡ４　ＭＡＬＢ信号处理详解［．京：

民邮电　Ｍ］北人

出版社，０１２０．　

［］张志涌．５精通ＭＡＬＢ．ＴＡ６５版［．京：

Ｍ］北航空航天大　

学出版社，０３　２０．

图４按频率进行的布局　

［］郑君里，６　应启绗，为理．杨信号与系统［．京：

Ｍ］北高等　

教育出版社，０１２０．　

除按工作频率（或速度）进行分组外，也可按照　

其功能和类型进行分组，例如，既存在数字电路，又　存在模拟电路的印刷板，可按工作电压和频率分组　

布局，在给定电路系列或电源电压时，可按功能对器　

［］李舜阳，华．７李印制电路板的电磁兼容设计［］电子　Ｊ．产品可靠性与环境试验，０２２（）１２０，０２：

８—２．２　

收稿日期：

０６—７—１２００３　

（上接第２０页）氧化层对抗静电放电的应力；８薄　ＨＮＳＲ和ＨＰＳＲ保护电路具有极高的抗噪声　ＩＴＣＩＣＴ干扰能力，因此更适合于输出级ＥＤ保护电路。

Ｓ　

通过分析可以看出，一种新的器件和电路形　每

２０２．１—１　００７．

［］Ｌｉ　，ｉＭＨ，ｕＳｅａ．　ｏｅＳＲＥＤｐｔｃｏ　４ａＣＳＬｕ　Ｓ　　　１ＡｎｖｌＣ　Ｓ　ｒｅｔｎ　　ｔ　ｏｉ

ｓｒｃｕｅｗｉ　ｏ—ｌａｉｇａｄｌｔｈｐｉｔｔｒ　ｔｌｗｕｈｏｄｎ　ｎ　ｃｕ　ｍｍｕｉ　ｒｈｇ　ａｎｔｆ　ｉｈｙｏ

ｓｅｄＩＯａｓＣ］ＩＰｃＩｔｓｍｐＶＳ　ｅｈｏｇ　ｐｅ　ｐｄ［．ｎｒ　ｎ　ｙ　ＬＩｔｎｌｙ／　ｏｃｏ

ｓｓｅ　ｐｌａｉｎ，０３８ｙｔｍｓａｐｉｔｓ２０．０—８．ｃｏ３　

式都致力于使保护ＣＯＭＳ的薄栅氧化层，使电路的　

开启电压更小，开启速度更快，并为芯片提供更加完　善的保护。

这也是集成电路设计者们改进深亚微米　ＣＳ静电保护电路的发展方向。

ＭＯ　

参考文献：

［］ＫｒＭＤＳｂｔｔ—ｔｇｅｅ　Ｃ　ｅｉｅｆｒｏ１ｅ　．ｕｓａｅｒｇｒｄＳＲｄｖ　　ｎ—ｃｉ　　ｒｉｃｏｈｐ

ＥＤｐｏｅｔｎｉ　ｌ　ｉｃｄｄｓｂ一０２一Ｉｍ　ＭＯＳＳ　ｒｔｃｉ　ｎｆｌｓｌｉｅ　ｕｏｕｙｉ．５ｘＣ　

［］Ｍｎ５ｉｇ—ＤｕＫｒＫｏ—ｈｎＨｕＳＲｄｖｅｉ　ｏｂ　ｏ　ｅ，ｕＣｕ　ｓ．Ｃ　ｅｉ　ｔｄｕ－ｃｗｈ

ｌｔｇｅｅ　ｅｈｉｕ　ｒｏ—ｃｉ　Ｄｐｔｃｉｎｉ　ｅ—ｒｇｒｄｔｃｎｑｅｆ　ｎｉｏｈｐＥＳ　ｒｅｔ　ｎｏｏ

Ｓｂ—ｑａｔｕｕｒｒ—ｍｃｏ　ｉｃｅ　ＭＯ　ｒｃｓｓＪ．ｅｉｎｓｉｉｄＣＳｐｏｅｓ［］ｒｌｄｅ　

ＩＥ　ｒｎａｔｎ　ｏ　ｅｉｅｎ　ｍａｅａｓｅｉｂｌｙ，ＥＥｔａｓｃｉｓｎｄｖｃ　ａｄｏｔｒｌｉ　ｒｌｉｔ　ａｉ

２０，（）５６．０３３３：

８—８　

［］Ｍ—ＤＫｒＫ—ＣＨｕＳｂｔｔｒｇｒｄＳＲｄｖｃ　６　ｅ，　ｓ．ｕｓａｒｅ—ｔｇｅｅ　Ｃ　ｅｉｉｅ

ｏ　ｎ—ｃｉ　Ｓ　ｒｔｃｉｎｉ　ｕｌ　ｉｃｄｄｓｂｕｒｅ　ｆｒｏｈｐＥＤｐｏｅｔ　ｎｆｌｓｌｉｅ　ｕｑａｔｒｏｙｉ

—

ｐｏｅｓＪ．ＥＥｔｎ　ｌ　ｅ，０３，０２）３７ｒｃｓ［］ＩＥ　ａｓｅｃｄｖ２０５（２：

９．ｒｅ　

［］Ｍｉｇｏ　ｅ，ｉｉｇｈｎＳＲｄｖｃ　ｉ　ｙａ—２　ｎ—ＤｕＫｒＺ—Ｐｎ　ｅ．Ｃ　ｅｉｗｔｄｎｍ　Ｃｅｈ

ｉ　ｏｄｎ　ｏｔｇ　ｒｏｃｈｌｉｇｖｌｅｆ　ｎ—ｃｉ　Ｄｐｏｅｔｎｉ　　．５ａｏｈｐＥＳ　ｒｔｃｉ　ｎａ０２　ｏ

一

ｍｃｏｔｒＭＯ　ｒｃｓ［］ＩＥ　ａｓｅｃｒ　ｅｉｍｅ　ＳｐｏｅｓＪ．ＥＥｔｎ　ｌｔｎｄ—ｒｅＣｒｅｏ　

ｖｅ。

０３５（２：

７—０．ｉ