毕设翻译 飞思卡尔KL46 MCG模块.docx
《毕设翻译 飞思卡尔KL46 MCG模块.docx》由会员分享，可在线阅读，更多相关《毕设翻译 飞思卡尔KL46 MCG模块.docx（46页珍藏版）》请在冰豆网上搜索。
毕设翻译飞思卡尔KL46MCG模块
本科生毕业设计（论文）参考文献译文本
译文出处：
FreescaleKL46Sub-FamilyReferenceManualRev.3,July2013［EB/OL］.http:
//www.Freescale.Com:
381页~416页
译文要求
一、译文内容须与课题（或专业内容）联系，并需在封面注明详细出处。
二、出处格式为
图书：
作者.书名.版本（第×版）.译者.出版地：
出版者，出版年.起页～止页
期刊：
作者.文章名称.期刊名称，年号，卷号（期号）：
起页～止页
三、译文不少于5000汉字（或2万印刷符）。
四、翻译内容用五号宋体字编辑，采用A4号纸双面打印，封面与封底采用浅蓝色封面纸（卡纸）打印。
要求内容明确，语句通顺。
五、译文及其相应参考文献一起装订，顺序依次为封面、译文、文献。
六、翻译应在第七学期完成。
七、译文评阅
导师评语
应根据学校“译文要求”，对学生译文翻译的准确性、翻译数量以及译文的文字表述情况等做具体的评价后，再评分。
评分：
___________________（百分制）指导教师（签名）：
___________________
年月日
本节英文缩写对照表
英文缩写
英文全文
含义
ATM
AutoTrimMachine
自动修正机器
BLPE
BypassedLowPowerInternal
旁路低功率且采用外部时钟源模式
BLPI
BypassedLowPowerInternal
旁路低功率且采用内部时钟源模式
DCO
Digitally-controlledoscillator
数控振荡器
FBE
FLLBypassedExternal
旁路FLL且采用外部时钟源模式
FBI
FLLBypassedInternal
旁路FLL且采用内部时钟源模式
FEE
FLLEngagedExternal
启用FLL且采用外部时钟源模式
FEI
FLLEngagedInternal
启用FLL且采用内部时钟源模式
FLL
Frequency-lockedloop
锁频环
IRC
InternalReferenceClock
内部参考时钟
MCG
MultipurposeClockGenerator
多功能时钟发生器
PBE
PLLBypassedExternal
旁路PLL且采用外部时钟源模式
PEE
PLLEngagedExternal
启用PLL且采用外部时钟源模式
PLL
Phase-lockedloop
锁相环
RTC
RealTimeCounter
位元即时计数器
目录
24.1介绍1
24.1.1特性1
24.1.2工作模式4
24.2外部信号描述4
24.3内存印象图/寄存器定义4
24.3.1MCGControl1Register（MCG_C1）5
24.3.2MCGControl2Register（MCG_C2）7
24.3.3MCGControl3Register（MCG_C3）9
24.3.4MCGControl4Register（MCG_C4）10
24.3.5MCGControl5Register（MCG_C5）12
24.3.6MCGControl6Register（MCG_C6）13
24.3.7MCGStatusRegister（MCG_S）15
24.3.8MCGStatusandControlRegister（MCG_SC）16
24.3.9MCG自动修正比较高位寄存器（MCG_ATCVH）18
24.3.10MCG自动修正比较低位寄存器（MCG_ATCVL）18
24.3.11MCGControl7Register（MCG_C7）19
24.3.12MCGControl8Register（MCG_C8）19
24.3.13MCGControl9Register（MCG_C9）20
24.3.14MCGControl10Register（MCG_C10）20
24.4功能描述22
24.4.1MCG模式状态转换图22
24.4.1.1MCG工作模式23
24.4.1.2MCG模式转换26
24.4.2低功率点使用27
24.4.3MCG内部参考时钟27
24.4.3.1MCG内部参考时钟27
24.4.4外部参考时钟27
24.4.5MCG固定频率时钟28
24.4.6MCGPLL时钟28
24.4.7.MCG自动修正（ATM）28
24.5初始化/申请信息29
24.5.1MCG模块初始化申请30
24.5.1.1初始化MCG30
24.5.2使用32.768kHz参考频率31
24.5.3MCG模式调节31
24.5.3.1例1：
从FEI到PEE模式：
外部晶振=4MHz，MCGOUTCLK频率=48MHz32
24.5.3.2例2：
从PEE模式到BLPI模式：
MCGOUTCLK频率=32kHz34
24.1介绍
注意
对于这个模块实例的特定芯片实现细节，看这个芯片的配置信息
这个多功能时钟发生器（MCG）模块提供多种时钟来源供单片机使用。
这个模块包含一个锁频环（FLL）和一个锁相环（PLL）。
锁频环被内部或者外部参考时钟所控制。
锁相环则是被外部参考时钟所控制。
这个模块可以选择锁频环或者锁相环来输出时钟，也可以选择内部或者外部时钟来作为单片机系统时钟。
此MCG与一个晶体振荡器相连，此晶体振荡器允许一个外部晶体或陶瓷振荡器或者另一个外部时钟信号来产生外部参考时钟。
24.1.1特性
多功能时钟发生器的关键特性如下：
●锁频环（FLL）
◆数控振荡器（DCO）
◆DCO频率范围可以被编程设计为四种不同的频率范围
◆可选择将最大DCO输出频率作为低频率外部参考时钟频率
◆当改变时钟工作模式的时候，若FLL参考频率不变，则可选择避免FLL被重置当前的锁频
◆FLL可使用内部或者外部参考时钟信号作为信号来源
◆FLL可作为其他片上外围设备的时钟信号来源
●锁相环（PLL）
◆压控振荡器（VCO）
◆外部参考时钟信号可作为PLL的信号
◆模数VCO分频器
◆相/频检测器
◆一体化循环滤波器
◆PLL可作为其他片上外围设备的时钟信号来源
●内部参考时钟发生器
◆具有精确的九个修正字节的慢速时钟信号
◆四个修正字节的快速时钟信号
◆可作为FLL的时钟源。
在FEI工作模式中，只有慢速内部参考时钟信号能被用作FLL的时钟源。
◆无论慢速时钟信号还是快速时钟信号都可以用做MCU的时钟源
◆可作为其他片上外围设备的时钟信号来源
●多功能时钟发生器的外部参考低功率振荡器时钟发生器的控制信号:
◆HGO0,RANGE0,EREFS0
◆HGO1,RANGE1,EREFS0
●来自晶体振荡器的外部时钟（OSC0）
◆能作为PLL和/或FLL的时钟信号来源
◆能被选作MCU的时钟信号来源
●来自位元即时计数器（RTC）的外部时钟
◆只能作为FLL的时钟信号源
◆能被选作MCU的时钟信号来源
●来自晶体振荡器的外部时钟（OSC1）
◆只能作为PLL的时钟信号源
●工作在FBE、PEE、BLPE或者FEE工作模式下时，具有检查外部时钟故障并返重置和中断申请能力的外部时钟监控器
●使用锁相环的具有返回中断申请能力的锁定检测器
●内部参考时钟信号自动修真机器（ATM）使用一个外部时钟信号作为参考信号
●提供锁频环和锁相环所需的参考分频器
●提供快速内部参考时钟信号的参考分频器
●MCG的PLL时钟信号（MCGPLLCLK）可以作为其他单片机外围设备的时钟信号
●MCG的FLL时钟信号（MCGFLLCLK）可以作为其他单片机外围设备的时钟信号
●MCG的固有频率时钟信号（MCGFFCLK）可以作为其他单片机外围设备的时钟信号
●MCG的内部时钟信号（MCGIRCCLK）可以作为其他单片机外围设备的时钟信号
注意
涉及到定义在MCU中使用振荡器的芯片配置章节
24.1.2工作模式
MCG具有以下的九种工作模式：
FEI、FEE、FBI、FBE、PBE、PEE、BLPI、BLPE以及STOP。
下面详细了解一下MCG的工作细节。
24.2外部信号描述
无MCG信号连接芯片。
24.3内存印象图/寄存器定义
本节包含内存印象图和寄存器的定义说明。
MCG的寄存器只能在监督模态下进行写操作。
在用户状态下进行对寄存器的写操作将会引起总线错误。
在监督状态和用户状态均可进行读操作。
表24-1MCG内存印象表
绝对地址（十六进制）
寄存器名
宽度（字节数）
可读写
重置值
章节
4006_4000
MCGControl1Register（MCG_C1）
8
R/W
04h
24.3.1
4006_4001
MCGControl2Register（MCG_C2）
8
R/W
见章节介绍
24.3.2
4006_4002
MCGControl3Register（MCG_C3）
8
R/W
未定义
24.3.3
4006_4003
MCGControl4Register（MCG_C4）
8
R/W
未定义
24.3.4
4006_4004
MCGControl5Register（MCG_C5）
8
R/W
00h
24.3.5
4006_4005
MCGControl6Register（MCG_C6）
8
R/W
00h
24.3.6
4006_4006
MCGStatusRegister（MCG_S）
8
R
10h
24.3.7
4006_4008
MCGStatusandControlRegister（MCG_SC）
8
R/W
02h
24.3.8
4006_400A
MCGAutoTrimCompareValueHighRegister（MCG_ATCVH）
8
R/W
00h
24.3.9
4006_400B
MCGAutoTrimCompareValueHighRegister（MCG_ATCVL）
8
R/W
00h
24.3.10
4006_400C
MCGControl7Register（MCG_C7）
8
R/W
00h
24.3.11
4006_400D
MCGControl8Register（MCG_C8）
8
R/W
80h
24.3.12
4006_400E
MCGControl9Register（MCG_C9）
8
R/W
00h
24.3.13
4006_400F
MCGControl10Register（MCG_C10）
8
R/W
00h
24.3.14
24.3.1MCGControl1Register（MCG_C1）
地址：
4006_4000h基址+0h偏移量=4006_4000h
表24-2寄存器MCG_C1字段表
字节数
7
6
5
4
3
2
1
0
位
CLKS
FRDIV
IREFS
IRCLKEN
IREFSTEN
重置值
0
0
0
0
0
1
0
0
如上图，控制1寄存器包含一个字节，其字节每一位的功能如下：
表24-3寄存器MCG_C1字段描述表
字段
描述
7-6
CLKS
时钟信号源选择位
为MCGOUTCLK选择时钟源
00编码值0-选择FLL或PLL的输出值（取决于PLLS控制位）
01编码值1-选择内部参考时钟
10编码值2-选择外部参考时钟
11编码值3-保留
5-3
FRDIV
FLL外部参考分频器
选择一个数作为分频系数进行对FLL分频。
分频结果必须在31.25kHz到39.0625kHz（在FLL/DCO作为MCGOUTCLK时钟源时所要求满足的要求。
但在FBE工作模式，不必满足这个范围，但试图从FBE模式进入FLL模式时要满足这个频率范围）。
000若RANGE0=0或OSCSEL=1，分频系数为1；对于其他RANGE0值，分频系数为32
001若RANGE0=0或OSCSEL=1，分频系数为1；对于其他RANGE0值，分频系数为64
010若RANGE0=0或OSCSEL=1，分频系数为1；对于其他RANGE0值，分频系数为128
011若RANGE0=0或OSCSEL=1，分频系数为1；对于其他RANGE0值，分频系数为256
100若RANGE0=0或OSCSEL=1，分频系数为1；对于其他RANGE0值，分频系数为512
101若RANGE0=0或OSCSEL=1，分频系数为1；对于其他RANGE0值，分频系数为1024
011若RANGE0=0或OSCSEL=1，分频系数为1；对于其他RANGE0值，分频系数为1280
111若RANGE0=0或OSCSEL=1，分频系数为1；对于其他RANGE0值，分频系数为1536
2
IREFS
选择内部参考位
为FLL选择参考时钟源
0选择外部参考时钟
1选择慢速内部参考时钟
1
IRCLKEN
内部参考时钟有效位
决定内部参考时钟（MCGIRCLK）的使用是否有效
0MCGIRCLK不可用
1MCGIRCLK可用
0
IREFSTEN
内部参考时钟停止有效位
当MCG进入停止模式时，控制内部参考时钟的停止
0在停止模式内部参考时钟不可用
1如果IRCLKEN被置1或者MCG从FEI、FBI或BLPL工作模式进入停止模式时，保证内部参考时钟可用
24.3.2MCGControl2Register（MCG_C2）
地址：
4006_4000h基址+1h偏移量=4006_4001h
字节数
7
6
5
4
3
2
1
0
位
LOCRE0
FCFTRIM
RANGER0
HGO0
EREFS0
LP
IRCS
重置值
1
1
0
0
0
0
0
0
如上图，控制2寄存器包含一个字节，每一位作用如下：
24-4MCG_C2字段描述表
字段
描述
7
LOCRE0
时钟丢失重置有效位
当OSC0外部参考时钟丢失时，决定是否产生一个中断或者重置申请
只有在CME0位置1时，LOCRE0才起作用。
0在OSC0外部参考时钟丢失时，产生一个中断申请
1在OSC0外部参考时钟丢失时，产生一个重置申请
6
FCFTRIM
快速内部参考时钟修正位
FCFTRIM位控制快速内部参考时钟频率的最小调整精度。
将FCFTRIM位置1提升修正周期，将FCFTRIM位置0降低修正周期。
如果FCFTRIM位值保存在非易失性存储器中，则需将所保存在非易失性存储器中的FCFTRIM值复制到此FCFTRIM位中来。
5-4
RANGE0
频率范围选择位
为晶体振荡器或外部时钟源选择频率范围。
查看振荡器（OSC）章节获取更多细节，查看设备数据表获取使用频率范围的详情。
00编码值0-为晶体振荡器选择低频率范围
01编码值1-为晶体振荡器选择高频率范围
1X编码值2-为晶体振荡器选择超高频率范围
3
HGO0
高增益振荡器选择位
控制晶体振荡器工作模式。
查看振荡器（OSC）章节获取更多细节。
0配置晶体振荡器在低功率工作模式
1配置晶体振荡器在高增益工作模式
2
EREFS0
外部参考选择位
选择外部参考时钟源。
查看振荡器（OSC）章节获取更多细节。
0选择外部参考时钟
1选择振荡器
1
LP
低功率选择位
控制在BLPI和BLPE工作模式下FLL或PLL是否可用。
在FBE或PBE工作模式下，将此位置1将MCG置为BLPE工作模式或BLPI工作模式。
在其他所有MCG工作模式，LP位将不起作用。
0在旁路模式下FLL或PLL可用
1在旁路模式下FLL或PLL不可用
0
IRCS
内部参考时钟选择位
选择快速或慢速内部参考时钟源
0选择慢速内部参考时钟源
1选择快速内部参考时钟源
24.3.3MCGControl3Register（MCG_C3）
地址：
4006_4000h基址+2h偏移量=4006_4002h
字节数
7
6
5
4
3
2
1
0
位
SCTRIM
重置值
*
*
*
*
*
*
*
*
注：
*表示重置值未定义
24-5MCG_C3字段描述表
字段
描述
7-0
SCTRIM
慢速内部参考时钟修正设置
SCTRIM通过控制慢速内部参考时钟周期来控制慢速内部参考时钟的频率。
SCTRIM值为二进制值，也就是说比特1的值是比特0的值的两倍。
提高这个二进制值也就是在提高慢速内部参考时钟周期，降低这个二进制值就是在降低内部参考时钟周期。
在C4寄存器中有一个SCFTRIM的额外修正位。
重置时，此位值从初始值中重置。
若SCTRIM值保存在非易失性存储器，则需从非易失性存储器中将值复制到SCTRIM位中。
注：
重置时，SCTRIM的值从出厂地址中下载。
24.3.4MCGControl4Register（MCG_C4）
注意
DRST和DMX32位的重置值为0
地址：
4006_4000h基址+3h偏移量=4006_4003h
字节数
7
6
5
4
3
2
1
0
位
DMX32
DRST_DRS
FCTRIM
SCFTRIM
重置值
0
0
0
*
*
*
*
*
注：
1.*表示重置值未定义；
2.重置时，FCTRIM的值从出厂地址中下载。
24-6MCG_C4字段描述
字段
描述
7
DMX32
基于32.768kHz参考频率下的DCO最大频率
此DMX32位控制DCO频率范围是否被缩小到基于32.768kHz参考频率下的最大频率。
下表定义了DCO频率范围的设置。
注:
此来源下的系统时钟不能超过其规定最大值
DRST_DRS
DMX32
ReferenceRange
FLLFactor
DCPRange
00
0
31.25-39.0625kHz
640
20-25MHz
1
32.768kHz
732
24MHz
01
0
31.25-39.0625kHz
1280
40-50MHz
1
32.768kHz
1464
48MHz
10
0
31.25-39.0625kHz
1920
60-75MHz
1
32.768kHz
2197
72MHz
11
0
31.25-39.0625kHz
2560
80-100MHz
1
32.768kHz
2929
96MHz
0DCO默认范围为25%
1DCO基于32.768kHz的参考频率进行最大频率的调整
6-5
DRST_DRS
DCO范围选择位
此DRS位选择FLL输出（DCOOUT）频率范围。
当LP位被置1，对DRS的写操作将无效。
此DRST读字段指明DCOOUT的当前频率范围。
由于在时钟域的内部同步系统，在对DRS字段进行写操作之后了，DRST字段的信息不能立即被更新。
参照DCO频率范围表获取更多信息。
00编码值0-低频率范围（还原默认值）
01编码值1-中频率范围
10编码值2-中高频率范围
11编码值3-高频率范围
4-1
FCTRIM
快速内部参考时钟修正设置位
FCTRIM通过控制快速内部参考时钟周期来控制快速内部参考时钟的频率。
此FCTRIM位为二进制值，比特1值为比特0值的两倍。
提高FCTRIM二进制值就提高了时钟周期，降低其二进制值就降低了周期。
如果FCTRIM[3：
0]值保存在非易失性存储器中，则需要从非易失性存储器中将其值复制到FCTRIM中。
0
SCFTRIM
慢速内部参考时钟修正位
SCFTRIM通过控制快速内部参考时钟周期来控制快速内部参考时钟的频率。
提高SCFTRIM二进制值就提高了时钟周期，降低其二进制值就降低了周期。
1．重置时，SCTRIM的值从出厂地址中下载。
2．重置时，FCTRIM的值从出厂地址中下载。
24.3.5MCGControl5Register（MCG_C5）
地址：
4006_4000h基址+4h偏移量=4006_4004h
字节数
7
6
5
4
3
2
1
0
位
不可写
PLLCLKEN0
PLLSTEN0
PRDIV0
重置值
0
0
0
0
0
0
0
0
24-7MCG_C5字段描述表
字段
描述
7
预留
此字段预留，
此只读字段预留下来，并且其值一直为0。
6
PLLCLKEN0
PLL时钟有效位
保证PLL独立于PLLS，并且确保作为MCGPLLCLK的PLL时钟的可用。
（PRDIV0位需要被设定成正确的除数去产生在2-4MHz范围的PLL参考时钟来将PLLCLKEN置0）。
若外部振荡器无效，则将PLLCLKEN置0将使其有效。
将PLLCLKEN置0则PLL总是有效，并且外部振荡器将被用作参考时钟，应检验OSCINIT是否为0。
0MCGPLLCLK无效
1MCGPLLCLK有效
5
PLLSTEN0
PLL停止有效位
在正常停止时，保证PLL时钟有效。
在低功率停止模式，如果PLLSTEN0=1，则PLL时钟无效。
在其他所有功率模式中，PLLSTEN0无效且若PLLSTEN0被写为1时也不能保证PLL时钟运行。
0在任何停止模式，MCGPLLCLK无效
1如果在系统在正常停止模式，MCGPLLCLK有效。
4-0
PRDIV0
PLL外部参考时钟分频
选择PLL的外部参考时钟的分频系数。
其计算所得频率必须在2MHz到4MHz的范围内。
若PLL有效（通过设置PLLCLKEN0或PLLS位），当LOCK0置0时,PRDIV0位的值不能被修改。
PRDIV0的值与分频系数对应关系如下表：
PRDIV0
系数
PRDIV0
系数
PRDIV0
系数
PRDIV0
系数
00000
1
01000
9
10000
17
11000
25
00001
2
01001
10
10001
18
11001
预留
00010
3
01010
11
10010
19
11010
预留
00011
4
01011
12
10
升级会员 