《数字电路与系统设计》第6章习题答案.docx
《《数字电路与系统设计》第6章习题答案.docx》由会员分享，可在线阅读，更多相关《《数字电路与系统设计》第6章习题答案.docx（24页珍藏版）》请在冰豆网上搜索。
《数字电路与系统设计》第6章习题答案
（此文档为word格式，下载后您可任意编辑修改！
）
6.1试分析下图所示电路。
解：
1）分析电路结构：
略
2）求触发器激励函数：
略
3）状态转移表：
略
4）逻辑功能：
实现串行二进制加法运算。
X1X2为被加数和加数，Qn为低位来的进位，Qn+1表示向高位的进位。
且电路每来一个CP，实现一次加法运算，即状态转换一次。
例如X1=110110，X2=110100，
则运算如下表所示：
LSBMSB
节拍脉冲CP
CP1CP2CP3CP4CP5CP6CP7
被加数X1
0110110
加数X2
0010110
低位进位Qn
0001011
高位进位Qn+1
0010110
本位和Z
0101011
6.2试作出101序列检测器得状态图，该同步电路由一根输入线X，一根输出线Z，对应与输入序列的101的最后一个“1”，输出Z=1。
其余情况下输出为“0”。
解：
1）S0：
起始状态，或收到101序列后重新开始检测。
S1：
收到序列起始位“1”。
S2：
收到序列前2位“10”。
2）
6.3对下列原始状态表进行化简：
（a）
解：
1）列隐含表：
2）进行关联比较
3）列最小化状态表为：
（b）
S（t）
N（t）/Z（t）
X=0
X=1
A
B/0
H/0
B
E/0
C/1
C
D/0
F/0
D
G/0
A/1
E
A/0
H/0
F
E/1
B/1
G
C/0
F/0
H
G/1
D/1
解：
1）画隐含表：
2）进行关联比较：
3）列最小化状态表：
S（t）
N（t）/Z（t）
X=0
X=1
a
b/0
h/0
b
e/0
a/1
e
a/0
h/0
h
e/1
b/1
6.4试画出用MSI移存器74194构成8位串行并行码的转换电路（用3片74194或2片74194和一个D触发器）。
解：
1）用3片74194：
2）用2片74194和一个D触发器
状态转移表同上。
6.5试画出74194构成8位并行串行码的转换电路
状态转移表：
Q0'Q1'Q2'Q3'Q4'Q5'Q6'Q7'Q8'
M0M1
操作
启动
11
准备并入
CP1
0D0'D1'D2'D3'D4'D5'D6'D7'
10
准备右移
CP2
10D0'D1'D2'D3'D4'D5'D6'
10
准备右移
CP3
110D0'D1'D2'D3'D4'D5'
10
准备右移
CP4
1110D0'D1'D2'D3'D4'
10
准备右移
CP5
11110D0'D1'D2'D3'
10
准备右移
CP6
111110D0'D1'D2'
10
准备右移
CP7
1111110D0'D1'
10
准备右移
CP8
11111110D0'
11
准备并入
6.6试分析题图6.6电路，画出状态转移图并说明有无自启动性。
解：
激励方程：
略
状态方程：
略
状态转移表：
序号
Q3Q2Q1
0
1
2
3
4
5
000
001
010
011
100
101
偏离状态
110111
111000
状态转移图
该电路具有自启动性。
6.7图P6.7为同步加/减可逆二进制计数器，试分析该电路，作出X=0和X=1时的状态转移表。
解：
题6.7的状态转移表
X
Q4n
Q3n
Q2n
Q1n
Q4n+1
Q3n+1
Q2n+1
Q1n+1
Z
0
0
0
0
0
1
1
1
1
1
0
1
1
1
1
1
1
1
0
0
0
1
1
1
0
1
1
0
1
0
0
1
1
0
1
1
1
0
0
0
0
1
1
0
0
1
0
1
1
0
0
1
0
1
1
1
0
1
0
0
0
1
0
1
0
1
0
0
1
0
0
1
0
0
1
1
0
0
0
0
0
1
0
0
0
0
1
1
1
0
0
0
1
1
1
0
1
1
0
0
0
0
1
1
0
0
1
0
1
0
0
0
1
0
1
0
1
0
0
0
0
0
1
0
0
0
0
1
1
0
0
0
0
1
1
0
0
1
0
0
0
0
0
1
0
0
0
0
1
0
0
0
0
0
1
0
0
0
0
1
1
0
0
0
0
0
0
0
1
0
1
0
0
0
1
0
0
1
0
0
1
0
0
1
0
0
0
1
1
0
1
0
0
1
1
0
1
0
0
0
1
0
1
0
0
0
1
0
1
0
1
0
1
0
1
0
1
1
0
0
1
0
1
1
0
0
1
1
1
0
1
0
1
1
1
1
0
0
0
0
1
1
0
0
0
1
0
0
1
0
1
1
0
0
1
1
0
1
0
0
1
1
0
1
0
1
0
1
1
0
1
1
0
1
1
1
1
0
0
0
1
1
1
0
0
1
1
0
1
0
1
1
1
0
1
1
1
1
0
0
1
1
1
1
0
1
1
1
1
1
1
1
1
1
1
0
0
0
0
0
6.8分析图6.8电路，画出其全状态转移图并说明能否自启动。
解：
状态转移图：
偏离态能够进入有效循环，因此该电路具有自启动性。
逻辑功能：
该电路是一个M=5的异步计数器。
6.9用IKFF设计符合下列条件的同步计数器电路。
当X=0时为M=5的加法计数器，其状态为0，1，2，3，4。
当X=1时为M=5的减法计数器，其状态为7，6，5，4，3。
解：
6.10试改用D触发器实现第9题所述功能的电路。
解：
略
6.11试用JKFF设计符合图6.11波形，并且具备自启动性的同步计数电路。
CP
012345
Q1
Q2
Q3
解：
略
6.12用四个DFF设计以下电路：
（1）异步二进制加法计数器。
（2）在
（1）的基础上用复“0”法构成M=12的异步加法计数器。
解：
（1）
（2）反馈状态为1100
6.13用四个DFF设计以下电路：
（1）异步二进制减法计数器。
（2）在
（1）的基础上用复“0”法构成M=13的异步计数器。
解：
题6.13
（2）电路图
6.14用DFF和适当门电路实现图6.14的输出波形Z。
提示：
先用DFF构成M=5的计数器，再用Q3、Q2、Q1和CP设计一个组合网络实现输出波形。
CP
Z
000001010011100
解：
6.15试用DFF和与非门实现图6.15“待设计电路”。
要求发光二极管前3s亮，后2s暗，如此周期性重复。
解：
6.16试写出图6.16中各电路的状态转移表。
（a）（b）
解：
（a）（b）
CR=Q3Q1LD=Q3Q1
Q3Q2Q1Q0
Q3Q2Q1Q0
0000
0001
0010
0011
0100
0101
0110
0111
1000
1001
0011
0100
0101
0110
0111
1000
1001
1010
M=10M=8
6.17写出图6.17电路的状态转移表及模长M=?
解：
状态转移表：
Q3Q2Q1Q0
0000
0011
0100
0111
1000
1011
1100
1111
置3
置7
置11
置15
M=8
6.18试分析图6.18能实现M=?
的分频。
解：
74161
（1）的Q3接至74161
（2）的CP，两74161为异步级联，反馈状态为（4C）H=76，又利用异步清0端，所以M=76。
解：
为了使其具有自启动性，将Q3，Q1接入与非门。
6.20试用74161设计能按8421BCD译码显示的0~59计数的60分频电路。
解：
M=6M=10
6.21试用TFF实现符合下述编码表的电路。
Q3Q2Q1Q0
0000
0100
0101
0110
0111
1000
1100
1101
1111
解：
略。
6.22试分析图6.22（a）（b）2个计数器的分频比为多少？
解：
M=M1×M2=63
6.23试说明图6.23电路的模值为多少，并画出74160（Ⅰ）的Q0、Q1、Q2、Q3端，74160（Ⅱ）的Q0和RD端的波形，至少画出一个周期。
解：
M=15
0123456789101112131415
（Ⅰ）Q0
（Ⅰ）Q1
（Ⅰ）Q2
（Ⅰ）Q3
（Ⅱ）Q0
RD
6.24试写出图6.24中各电路的状态编码表及模长。
解：
（1）异步清0，8421BCD码
（2）异步置95421BCD码
Q3Q2Q1Q0
Q0Q3Q2Q1
0000
0001
0010
0011
0100
M=5
0000
0001
0010
0011
0100
1000
1001
1100
M=8
6.25试用7490设计用8421BCD编码的模7计数器。
（1）用R01、R02作反馈端；
（2）用S91、S92作反馈端。
解：
（1）
（2）
6.26试用7490设计用5421BCD编码的模7计数器。
（1）用R01、R02作反馈端；
（2）用S91、S92作反馈端。
解：
（1）
（2）
6.27写出图6.27分频电路的模长
解：
M1=6，M2=8电路的模长应为6和8的最小公倍数24，即M=24。
6.28写出图6.28的模长及第一个状态和最后一个状态。
解：
M1=7，M2=8电路的模长应为7和8的最小公倍数56，即M=56。
6.29图6.29是串入、并入—串出8位移存器74165的逻辑符号。
试用74165设计一个并行—串行转换电路，它连续不断地将并行输入的8位数据转换成串行输出，即当一组数据串行输出完毕时，立即装入一组新的数据。
所用器件不线，试设计出完整的电路。
解：
6.30电路如图6.30所示，试写出其编码表及模长并说明理由。
解：
Q3Q2Q1Q0
0000
0001
0010
0011
0100
0101
0110
0111
1000
M=10，因为反馈状态为1100，在8421BCD码中不会出现。
所以模长仍为10。
6.31现用信号为f1=100Hz的矩形波，试用两块7490将该信号变换成f0=2Hz的方波。
解：
M1=5（8421BCD）M2=10（5421BCD）
6.32试用一片7490和一个JKFF构成M=12的分频电路。
并要求该电路的第一状态为0001。
解：
6.33在上题中，若要求其输出为8421BCD译码显示时，即计数状态为01，02，…，11，12编码。
试再用一片7490和一个JKFF实现电路。
解：
6.34试用一片7490和一片八选一数据选择器74151实现图6.14输出波形Z。
CP
Z
解：
6.35用DFF设计移位型序列信号发生器，要求产生的序列信号为
解：
（1）电路图为：
（2）
解：
6.37试用JKFF设计循环长度M=12的序列信号发生器。
解：
该题要求设计一个已知序列长度的序列信号发生器，可以用修改最长线性序列的方法得到
6.38分析图6.28电路，试写出其编码表及模长。
解：
状态编码表为：
（其中Q0为第二个74194的Q0）
序号
Q0Q1Q2Q3Q0'
Z
启动
1
2
3
4
5
6
7
8
9
00000
10000
11000
11100
11110
11111
01111
00111
00011
00001
0
0
0
0
0
1
1
1
1
1
因此M=10。
6.39试写出图6.39的74194输出端的编码表及数据选择器输出端F处的序列信号。
6.40写出图6.40中74161输出端的状态编码表及74151输出端产生的序列信号。
6.41试写出图P6.41中74194输出端Q0处的序列信号。
6.42用74194设计序列信号发生器产生序列信号：
解：
（1）
（2）
题6.42
（2）电路图
解：
题6.43电路图
6.44试用74161、74151及若干与非门设计一电路同时输出两个不同的序列信号：
解：
题6.44电路图
6.45设计一个小汽车尾灯控制电路。
小汽车左、右两侧各有3个尾灯，要求：
（1）左转弯时，在左转弯开关控制，左侧3个灯按题图P6.45所示周期性地亮与灭；
（2）右转弯时，在右转弯开关控制，左侧3个灯按题图P6.45所示周期性地亮与灭；
（3）左、右两个开关都作用时，两侧的灯做同样的周期地亮与灭；
（4）在制动开关（制动器）作用时，6个尾灯同时亮。
若在转弯情况下制动，则3个转向尾灯正常动作，另一侧3个尾灯则均亮。
图P6.45
解：
电路图如下：
题6.45电路图
6.46已知由T213构成的电路如图P6.46所示，试作出QA，QB，QC，QD，QCC的波形。
解：
题6.46波形图
升级会员 