八位竞赛抢答器的设计.docx

八位竞赛抢答器的设计.docx

《八位竞赛抢答器的设计.docx》由会员分享，可在线阅读，更多相关《八位竞赛抢答器的设计.docx（33页珍藏版）》请在冰豆网上搜索。

八位竞赛抢答器的设计

课程设计

论文（设计）题目：

八位竞赛抢答器的设计

学院：

＿＿贵州大学明德学院＿＿

专业：

＿＿＿通信工程＿＿＿

班级：

＿＿＿通信082班＿＿＿

学号：

＿082003111350,082003111336＿

＿082003111342，08200311361＿

学生姓名：

＿＿＿倪家醒，邓丽娟＿＿＿

＿＿＿李林林，余韬＿＿＿＿

指导教师：

＿＿＿王许＿＿＿＿＿

2011年7月14日

目录

摘要4

Abstract5

第一章概述6

第二章抢答器的硬件系统设计7

2.1方案对比7

2.1.1控制器模块对比7

2.1.2电源方案的选择7

2.1.3抢答器键盘的选择8

2.2系统整体方案设计8

2.3系统硬件组成9

第三章最小系统与主控模块的设计与实现9

3.1AT89C51简介9

3.2单片机最小硬件系统的组成简述13

3.2.1电源电路14

3.2.2时钟电路14

3.2.3复位电路15

3.3主流程图16

第四章模块的设计与实现17

4.1抢答电路的设计17

4.2锁存器74HC57317

4.3主持人控制电路与扬声器的设计18

4.4显示电路的设计19

第五章软件的设计20

5.1语言选择20

5.2软件总体设计20

5.3系统程序21

总结34

参考文献36

附录37

附录1主程序37

附录2元件清单38

八位竞赛抢答器的设计

摘要

随着单子技术的飞速发展，基于单片机的控制系统已广泛应用与工业、农业、电力、电子、智能楼宇等行业，微型计算机作为嵌入式控制系统的主体与核心，代替了传统的控制系统的常规电子线路。

本设计是以八路抢答为基本理念。

考虑到需设定限时回答的功能呢个，利用AT89C51单片机及外围接口实现的抢答系统，利用单片机的定时器/计数器定时和记数的原理，将软、硬件有机地结合起来，使得系统能够正确地进行计时，同时使数码管能够正确地显示时间和抢答的号码。

用开关做键盘输出，扬声器发生提示，并且有警告灯显示，正常工作时为绿灯，报警或抢答等违规信号时则出现红灯。

关键词：

AT89C51，抢答器，计数器

Thedesignofeightcontestresponder

Abstract

 Alongwiththelistoftherapiddevelopmentoftechnology,thecontrolsystembasedonSCMhasbeenwidelyusedinindustry,agriculture,electricity,electronics,intelligentbuildingandotherindustries,themicrocomputerembeddedcontrolsystemasthemainandcore,insteadofthetraditionalcontrolsystemofconventionalelectroniccircuits.Thisdesigniseightwaycontestasthebasicconcept.Takingintoaccounttheneedtosetthetimeresponsefunction,usingAT89C51MCUandperipheralinterfaceoftheansweringsystem,theuseofsingle-chiptimer/countertimingandcountingprinciple,thesoftwareandhardwarecombination,sothatthesystemcancorrectlytime,whilethedigitaltubeabletocorrectlydisplaythetimeandanswerinthenumber.Byswitchingthekeyboardoutput,speakerpromptedoccurred,andawarninglightdisplay,normalworkinghoursforlights,alarmorotherillegalsignalwhentheanswerappearsred.

Keywords:

AT89C51，responder，counter

第一章概述

数字技术是当前发展最快的学科之一，数字逻辑器件已从20世纪60年代的小规模集成电路集成电路

集成电路是采用半导体制作工艺，在一块较小的单晶硅片上制作上许多晶体管及电阻器、电容器等元器件，并按照多层布线或遂道布线的方法将元器件组合成完整的电子电路。

它在电路中用字母"IC"（也有用文字符号"N"等）表示。

[全文]（SSI）发展到目前的中、大规模集成电路（MSI，LSI）及超大规模集成电（VLSI）。

相应地，数字逻辑电路逻辑电路　　逻辑电路是包含逻辑关系的数字电路，以二进制为原理、实现数字离散信号的传递，逻辑运算和操作的电路。

最基本的逻辑电路是常见的门电路，而最简单的门电路为与电路、或电路和非电路。

[全文]的设计方法在不断的演变和发展，由原来单一的硬件逻辑设计发展成三个分支，即硬件逻辑设计（中、小规模集成器件）、软件逻辑设计（软件组装的LSI和VSI，如微处理器、单片机单片机　　单片机是单片微型计算机（Single-ChipMicrocomputer）的简称，是一种将中央处理器CPU随机存储器RAM、只读存储器ROM、多种I/O口和中断系统、定时器/计时器等功能（可能还包括显示驱动电路、脉宽调制电路、模拟多路转换器、A/D转换器等电路）采用超大规模集成电路技术集成到一块硅片上构成的微型计算机系统。

[全文]等）及兼有二者优点的专用集成电路（ASIC）设计。

目前数字电子技术已经广泛地应用于计算机、自动控制、电子测量仪表、电视、雷达、通信等各个领域。

例如在现代测量技术中，数字测量仪表不仅比模拟测量仪表精度高，功能高，而且容易实现测量的自动化和智能化。

随着集成技术的发展，尤其是中，大规模和超大规模集成电路的发展，数字电子技术的应用范围将会更广泛地渗透到国民经济的各个部门，并将产生越来越深刻的影响。

随着科学技术的发展和普及，各种各样的竞赛越来越多，其中抢答器的作用也就显而易见。

目前很多抢答器基本上采用小规模数字集成电路设计，使用起来不够理想。

因此设计一更易于使用和区分度高的抢答器成了非常迫切的任务。

现在单片机已进入各个领域，以其功耗小、智能化而著称，所以若利用单片机来设计抢答器，便使以上问题得以解决。

针对以上情况，本文设计出以AT89C51单片机为核心的八路抢答器。

它能根据不同的抢答输入信号，经过单片机的控制并产生不同的与输入信号相对应的输出信号，最后通过LED数码管显示相应的路数，即使两组的抢答时间相差及微妙，也可分辨出是哪组优先按下的按键。

抢答器主要用于选手做抢答题时，选手进行抢答，抢到题的选手来回答问题。

抢答器不仅考验选手的反应速度同时也要求选手具备足够的知识面和一定的勇气。

选手们都站在同一个起跑线上，体现了公平公正的原则。

传统普通抢答器主要存在一下缺陷：

1.在一次抢答过程中，当出现超前违规抢答时，只能处理违规抢答信号，而对没有违规的有效抢答信号不能进行处理，因而使该次抢答过程变成无效。

2.当有多个违规抢答时，普通抢答器或采用优先编码电路选择其中一个，或利用抢答电路电子元件的“竞争”选择其中一个。

对于或者由于抢答电路制作完毕后电子元件被固定。

各路抢答信号的“竞争”能力也被固定，因而本质上也有优先权。

普通抢答器存在不公平性。

3.当有多个违规抢答时，普通抢答器只能“抓住”其中一个而出现“漏洞”。

第二章抢答器的硬件系统设计

2.1方案对比

总的方案来说，可以利用集成芯片电路来控制选手抢答，但有更为精准、公平的控制电路，即51单片来控制电路，给各个选手一个公平竞争的机会。

一、用集成芯片通过电路直接控制选手抢答器的按钮，用CT74LS175触发器来连接电路，电路中还包括三个与非门。

在这个电路中就需要有很多的配合，比如说选手抢答的限定时间，选手按钮的清零等等，显得比较麻烦。

二、用AT89C51单片机来控制电路，简单、方便。

最重要的就是写程序，如何通过程序来达到抢答器的作用，利用51单片机来说补充了集成电路中所缺的遗漏，更是在集成电路上更加精准，对选手更加的公平，让选手都站在同一的战线上。

故选用此方案。

2.1.1控制器模块对比

控制器主要用于个模块控制对显示、抢答、计时等。

控制器的选择有以下两种方案：

方案一：

采用FPGA（现场可编程门列阵）作为系统的控制器。

FPGA可以实现各种复制的逻辑功能，规模大，密度高，它将所有期间集成在一块芯片上，减小了体积，提高了稳定性，并且可以应用EDA软件仿真、调试，易于进行功能扩展。

FPGA采用并行的输入输出方式，提高了系统的处理速度，适合作为大规模实时系统的控制核心。

但由于本设计对数据处理的速度要求不高，FPGA的高速处理的优势得不到充分体现，并且由于其集成度高，使其成本偏高，同时由于芯片的引脚较多，实物硬件电路板布线复杂，加重了电路设计和实际焊接的工作。

方案二：

采用ATMEL公司的AT89C51作为系统控制器的CPU方案。

单片机算术运算功能强，软件编程灵活、自由度大，可以用软件编程实现各种算法和逻辑控制，并且由于其功耗低、体积小、技术成熟和成本低等优点，使其在各个领域应用广泛。

基于以上分析拟定方案二。

2.1.2电源方案的选择

系统需要多个电源，AT89C51使用5V稳压电源：

方案一：

采用升压型稳压电路。

用两片MC34063芯片分别将3V的电池电压进行直流崭波调压，得到5V的稳压输出。

只需使用两节电池，既节约了电池，又减少系统体积重量但该电路供电电流小，供电时间短，无法使相对庞大的系统稳定运作。

方案二：

采用三端稳压集成78L05得到5V的稳定电压。

利用该方法方便简单，工作稳定可靠。

综上所述，选择方案二，采用三端稳压器电路。

2.1.3抢答器键盘的选择

键盘是单片机不可缺少的输入设备，是实现人机对话的纽带。

键盘按结构形式可以分为非编码键盘和编码键盘，前者用软件方法产生键码，而后者则用硬件方法来产生键码。

在单片机中使用的都是非编码键盘，因为非编码键盘结构简单，承建低廉，非编码键盘的类型很多，常用的有独立式键盘，行列式键盘等。

方案一：

独立式键盘

键盘接口中使用多少根I/O口，键盘中就有几个按键，键盘接口使用了8根I/O口线，该键盘就有8个按键，这种类型的键盘，其按键比较少，且键盘中各按键的工作互不干扰。

因此可以根据实际需要对键盘中的按键灵活的编码。

方案二：

行列式键盘是用N条I/O线作为行线，M条I/O线作为列线组成的键盘，在行线和列线的每个交叉点上，设置一个按键中按键的个数是M*N个，这种形式的键盘结构，能够有效的提高单片机系统中I/O的利用率，行列使用与按键输入多的情况。

综上所述，使用方案一。

2.2系统整体方案设计

本文以AT89C51单片机为核心设计的八路抢答器方案是：

●抢答器同时供8名选手或8个代表队比赛，分别用8个按钮S0~S7表示。

●设置一个系统清除和抢答控制开关S，该开关由主持人控制。

●抢答器具有锁存与显示功能。

即选手按动按钮，锁存相应的编号，并在优先抢答选手的编号一直保持到主持人将系统清除为止。

●抢答器具有定时抢答功能，且一次抢答的时间由主持人设定（如30秒）。

当主持人启动"开始"键后，定时器进行减计时，同时扬声器发出短暂的声响，声响持续的时间0.5秒左右。

●参赛选手在设定的时间内进行抢答，抢答有效，定时器停止工作，显示器上显示选手的编号和抢答的时间，并保持到主持人将系统清除为止。

●如果定时时间已到，无人抢答，本次抢答无效，系统报警并禁止抢答，定时显示器上显示00。

2.3系统硬件组成

抢答器同时提供8名选手或8个代表队比赛，分别用8个按钮S1-S8表示。

设置一个系统清除和抢答控制按钮，该按钮由主持人控制，抢答器具有所存与显示功能呢个。

其工作原理为：

接通电源后，主持人将开关拨到“清除”状态，抢答器处于禁止状态，编号显示器灭灯，定时器显示设定时间；主持人将开关置“开始”状态，宣布开始抢答器工作。

定时器倒计时，扬声器给出声响提示。

选手在定时时间内抢答时，抢答器完成：

优先判断、编号锁存、编号显示、扬声器提示。

当一轮抢答之后，定时器停止、禁止二次抢答、定时器显示剩余时间。

如果再次抢答必须由主持人再次操作“清除”和“开始”状态开关。

其框图如图2.1所示：

图2.1系统框图

第三章最小系统与主控模块的设计与实现

3.1AT89C51简介

AT89C51是美国ATMEL公司生产的低电压，高性能CMOS8位单片机，片内含4kbytes的可反复擦写的只读程序存储器（PEROM）和128bytes的随机存取数据存储器（RAM），器件采用ATMEL公司的高密度、非易失性存储技术生产，兼容标准MCS-51指令系统，片内置通用8位中央处理器（CPU）和Flash存储单元，功能强大AT89C51单片机（图3-1）可为您提供许多高性价比的应用场合，可灵活应用于各种控制领域。

主要性能参数：

·与MCS-51产品指令系统完全兼容

·4k字节可重擦写Flash闪速存储器

·1000次擦写周期

·全静态操作：

0Hz－24MHz

·三级加密程序存储器

·128×8字节内部RAM

·32个可编程I/O口线

·2个16位定时/计数器

·6个中断源

·可编程串行UART通道

·低功耗空闲和掉电模式图3-1AT89C51单片机

功能特性概述：

AT89C51提供以下标准功能：

4k字节Flash闪速存储器，128字节内部RAM，32个I/O口线，两个16位定时/计数器，一个5向量两级中断结构，一个全双工串行通信口，片内振荡器及时钟电路。

同时，AT89C51可降至0Hz的静态逻辑操作，并支持两种软件可选的节电工作模式。

空闲方式停止CPU的工作，但允许RAM，定时/计数器，串行通信口及中断系统继续工作。

掉电方式保存RAM中的内容，但振荡器停止工作并禁止其它所有部件工作直到下一个硬件复位。

引脚功能说明

·Vcc：

电源电压

·GND：

地

·P0口：

P0口是一组8位漏极开路型双向I/O口，也即地址/数据总线复用口。

作为输出口用时，每位能吸收电流的方式驱动8个TTL逻辑门电路，对端口写“1”可作为高阻抗输入端用。

在访问外部数据存储器或程序存储器时，这组口线分时转换地址（低8位）和数据总线复用，在访问期间激活内部上

拉电阻。

在FIash编程时，P0口接收指令字节，而在程序校验时，输出指令字节，校验时，要求外接上拉电阻。

·P1口：

P1是一个带内部上拉电阻的8位双向I/O口，P1的输出缓冲级可驱动（吸收或输出电流）4个TTL逻辑门电路。

对端口写“1”，通过内部的上拉电阻把端口拉到高电平，此时可作输入口。

作输入口使用时，因为内部存在上拉电阻，某个引脚被外部信号拉低时会输出一个电流（IIL）。

FIash编程和程序校验期间，P1接收低8位地址。

·P2口：

P2是一个带有内部上拉电阻的8位双向I/O口，P2的输出缓冲级可驱动（吸收或输出电流）4个TTL逻辑门电路。

对端口写“1”，通过内部的上拉电阻把端口拉到高电平，此时可作输入口，作输入口使用时，因为内部存在上拉电阻，某个引脚被外部信号拉低时会输出一个电流（IIL）。

在访问外部程序存储器或16位地址的外部数据存储器（例如执行MOVX@DPTR指令）时，P2口送出高8位地址数据。

在访问8位地址的外部数据存储器（如执行MOVX@RI指令）时，P2口线上的内容（也即特殊功能寄存器（SFR）区中R2寄存器的内容），在整个访问期间不改变。

Flash编程或校验时，P2亦接收高位地址和其它控制信号。

·P3口：

P3口是一组带有内部上拉电阻的8位双向I/O口。

P3口输出缓冲级可驱动（吸收或输出电流）4个TTL逻辑门电路。

对P3口写入“1”时，它们被内部上拉电阻拉高并可作为输入端口。

作输入端时，被外部拉低的P3口将用上拉电阻输出电流（IIL）。

P3口除了作为一般的I/O口线外，更重要的用途是它的第二功能，如下表3-1所示：

表3-1P3口的第二功能

端口引脚

第二功能

P3.0RXD（串行输入口）

P3.1TXD（串行输出口）

P3.2

（外中断0）

P3.3

（外中断1）

P3.4T0（定时/计数器0外部输入）

P3.5T1（定时/计数器1外部输入）

P3.6

（外部数据存储器写选通）

P3.7

（外部数据存储器读选通）

P3口还接收一些用于Flash闪速存储器编程和程序校验的控制信号。

·RST：

复位输入。

当振荡器工作时，RST引脚出现两个机器周期以上高电平将使单片机复位。

·ALE/

：

当访问外部程序存储器或数据存储器时，ALE（地址锁存允许）输出脉冲用于锁存地址的低8位字节。

即使不访问外部存储器，ALE仍以时钟振荡频率的l／6输出固定的正脉冲信号，因此它可对外输出时钟或用于定时目的。

要注意的是：

每当访问外部数据存储器时将跳过一个ALE脉冲。

对Flash存储器编程期间，该引脚还用于输入编程脉冲（

）。

如有必要，可通过对特殊功能寄存器（SFR）区中的8EH单元的DO位置位，可禁止ALE操作。

该位置位后，只有一条MOVX和MOVC指令ALE才会被激活。

此外，该引脚会被微弱拉高，单片机执行外部程序时，应设置ALE无效。

·

：

程序储存允许（

）输出是外部程序存储器的读选通信号，当AT89C51由外部程序存储器取指令（或数据）时，每个机器周期两次

有效，即输出两个脉冲。

在此期间，当访问外部数据存储器，这两次有效的

信号

不出现。

·EA/VPP：

外部访问允许。

欲使CPU仅访问外部程序存储器（地址为0000H—FFFFH），EA端必须保持低电平（接地）。

需注意的是：

如果加密位LB1被编程，复位时内部会锁存EA端状态。

如EA端为高电平（接VCC端），CPU则执行内部程序存储器中的指令。

Flash存储器编程时，该引脚加上+12V的编程允许电源Vpp，当然这必须是该器件是使用12V编程电压Vpp。

·XTAL1：

振荡器反相放大器的及内部时钟发生器的输入端。

·XTAL2：

振荡器反相放大器的输出端。

由于外部时钟信号是通过一个2分频触发器后作为内部时钟信号的，所以对外部时钟信号的占空比没有特殊要求，但最小高电平持续时间和最大的低电平持续时间应符合产品技术条件的要求。

3.2单片机最小硬件系统的组成简述

要使单片机工作起来，最基本的电路构成为：

1.电源电路：

向单片机供电；

2.时钟电路：

单片机工作的时间基准，决定单片机的工作速度；

3.复位电路：

确定单片及工作的起始状态，完成单片机的启动过程。

连接方式如图3-2所示：

图3-2最小系统的设计图

3.2.1电源电路

在设计电源电路前，因为单片机所工作的范围在4.0-5.5V，所以需要对交流电压220V对其进行转变，下图3-3是最常用的220V输入5V输出的直流稳压电源电路,稳压芯片用通用78L05。

图3-3220V转5V电路图

AT89C51单片机的工作电压范围：

4.0-5.5V，所以通常给单片机外接5V直流电源。

连接方式为如图3-4所示；

图3-4电源电路

GND（20脚）：

接电源地端；

VCC（40脚）：

接电源+5V端。

3.2.2时钟电路

本设计所采用的时钟信号为C51中的内部形式，内部方式实现单片机的时钟电路，利用单片机芯片上提供的反相放大器电路，在XTAL1和XTAL2引脚之间外接振荡器（晶体振荡器或陶瓷振荡器，CrystalorCeramicResonator）构成一个自激振荡器，自激振荡器与单片机内部的始终发生器（ClockGenerator）构成单片机的时钟电路。

如图中，由OSC和电容C1和C2构成了并联谐振回路作为定时元件，振荡源OSC可选用晶体振荡器或陶瓷振荡器，频率为1.2—12MHz，电容C1、C2为5—30pF，起频率微调作用。

如图3-5所示：

图3-5时钟电路

3.2.3复位电路

在单片机工作过程中，由于某种原因使单片机陷入“死机”状态，或根据需要采用强制手段使程序重新开始执行等等，需要采用按钮开关复位方式。

当按钮开关S按下时，+5V电源通过S接入电阻构成的电路网络，设计时使电阻上的分压达到高电平的阀值，就可以使单片机复位。

因为我们按动按钮开关使其闭合的时间远远大于单片机复位所用的时间。

通常把上电自动复位电路和按钮开关复位电路综合在一起，这样既可以在每一次电源接通时系统复位，也可以满足强制复位的要求。

如图3-6所示：

图3-6复位电路

3.3主流程图

一个硬件系统的设计都伴随着软件的设计，本设计具有倒计时功能。

首先设置其倒计时时间，在主持人没按键时，显示器显示时间为00，号数为0。

当主持人按键开始后，时间开始倒计时，同时八位选手开始抢答，如果哪位选手抢答到后，显示器上将显示这位选手的号数，如果在倒计时完成后都没人抢答，则重新开始，如果有选手抢答到，则灯亮扬声器响并回答问题。

如图3-7所示：

图3-7主流程图

第四章模块的设计与实现

4.1抢答电路的设计

最简单的编码方式就是根据I/O输入口所直接反映的相应按键，按下的状态进行编码，称直接状态吗，对于这样的编码的独立式键盘，CPU可以通过直接读取I/O口的状态来获取按键的直接状态编码值，根据这个值直接进行按键识别，这样形式的键盘结构简单，按键识别容易。

独立式键盘的缺点是需要占用比较多的I/O口线，当单片机应用系统键盘中需要的按键比较少或I/O口线比较富余时，可以采用这样类型的按键。

键盘接口中使用多少根I/O线，键盘中就有几个按键，本设计键盘接口使用了8根I/O口线，该键盘就有8个按键，这种类型的键盘，其按键比较少，且按键比较少，键盘中各按键的工作互不干扰。

因此可以根据实际需要对键盘中的按键灵活的编码。

如图4.1：

图4.1抢答电路的设计

4.2锁存器74HC573

74HC573跟LS/AL573的管脚一样。

器件的输入是和标准CMOS输出兼容的；加上拉电阻，他们能和LS/ALSTTL输出兼容。

当锁存使能端LE为高时，这些器件的锁存对于数据是透明的（也就是说输出同步）。

当锁存使能变低时，符合建立时间和保持时间的数据会被锁存。

1脚是输出使能；

11脚是锁存使能；

D是输入；

Q是输出；

Ｈ是高电平，L是低；

/OE是1脚LE是11脚；

/OE接低电平，使芯片内部数据保持器输出端与芯片8位输出端之间连通；

LE端的作用是通过高低电平控制8位输入与内部数据保持器输入端的连通与断开；

当LE=0时，P0端口的8位数据线与74HC573内部数据保持器的输入端断开；

当LE=1时，P0端口的8位数据线与74HC573内部数据保持器的输入端连通。

图4.2锁存器与单片机的连接

4.3主持人控制电路与扬声器的设计

当有信号源从P2.7