316RZI码编码器设计与实现.docx
《316RZI码编码器设计与实现.docx》由会员分享，可在线阅读，更多相关《316RZI码编码器设计与实现.docx（10页珍藏版）》请在冰豆网上搜索。
316RZI码编码器设计与实现
课程设计报告
课程设计名称：
计算机组成原理课程设计
课程设计题目：
3/16RZI码解码器的设计与实现
院（系）：
计算机学院
专业：
网络工程
班级：
84010201
学号：
姓名：
指导教师：
完成日期：
2011年01月14日
目录
第1章总体设计方案1
1.1设计原理1
1.2设计思路1
1.3设计环境2
第2章详细设计方案3
2.1总体方案的设计与实现3
2.2总体方案的逻辑图5
2.2.1功能仿真6
第3章编程下载与硬件测试7
3.1编程下载7
3.2硬件测试及结果分析7
3.2.1硬件测试7
3.2.2结果分析8
附录（电路原理图）9
参考文献10
第1章总体设计方案
1.1设计原理
本设计要求设计并实现3/16RZI解码器，将输入的3/16RZI码变成二进制数数字序列输出。
在一个输入端连续的输入16个周期的脉冲，同时输入3/16RZI码，每次输入一个脉冲，就将输入的信号保存到D触发器中，最后16个数据信号都保存到了D触发器中。
同时将所有D触发器连接一个16进制的数据选择器，通过一个16进制计数器控制数据选择器每个数据信号的输出，从而实现3/16RZI的解码。
初始信号：
解码后：
1.2设计思路
3/16RZI解码器的设计主要包含如下三个部分：
一个16进制计数器
②由16个D触发器组成的移位寄存器
③一个16进制数据选择器
图1.13/16RZI的思路框图
通过输入16个周期的脉冲同时将3/16RZI码存入到了移位寄存器中，然后再并行输入到数据选择器中，再通过计数器的控制将3/16RZI码变成二进制数字输出。
对于以上设计思路部分中可以分别设计实现相应功能的器件，包括16位移位寄存器、16进制计数器、16进制数据选择器等。
在连接具体电路时配合相应脉冲和门电路以达到效果。
以上三个器件的底层、顶层的设计都采用原理图设计输入方式，经编译、调试后形成*.bit文件并下载到XCV200可编程逻辑芯片中，经硬件测试验证设计的正确性。
1.3设计环境
·硬件环境：
伟福COP2000型计算机组成原理实验仪、XCV200实验板、微机
·EDA环境：
XilinxfoundationF3.1设计软件
第2章详细设计方案
2.1总体方案的设计与实现
16位移位寄存器的设计和实现
16位移位寄存器单元有俩个输入量：
CLK脉冲信号，3/16RZI数据信号。
图2.1.116位移位寄存器图
移位寄存器除了具有存储代码的功能以外，还有具有移位功能，就是指将寄存器里储存的代码能在脉冲的作用下依次左移。
最后将输入的3/16RZI码并行输出到数据选择器进行选择输出。
图2.1.216位移位寄存器仿真图
②16位计数器的设计和实现
该计数器是一个自启动计数器，由4个JK触发器组成，能够自行数到15。
该计数器通过控制输入端的状态，当每次CLK信号到达时，使该翻转的那些触发器输入端控等于1，不该翻转的为0。
这样，就可以用计数器电路的不同状态来记录CLK的脉冲数目，从而达到计数的目的。
图2.1.316位计数器图
2.2总体方案的逻辑图
封装后本电路只有俩个输出，其中一个是脉冲信号，另一个是数据信号。
一个是解码后输出的二进制信号。
图2.2.1原理图封装后图
2.2.1功能仿真
功能仿真波形结果如图2.2.2所示,对表2.2.2与表1.1的内容进行对比，可以看出功能仿真结果是正确的，进而说明电路设计的正确性。
图2.2.2功能仿真波形结果
第3章编程下载与硬件测试
3.1编程下载
利用COP2000仿真软件的编程下载功能，将得到final.bit文件下载到XCV200实验板的XCV200可编程逻辑芯片中。
3.2硬件测试及结果分析
3.2.1硬件测试
利用XCV200实验板进行硬件功能测试。
输入数据通过XCV200实验板的输入开关实现，输出数据通过XCV200实验板的LED指示灯实现，其对应关系如表3.1所示。
表3.2.1XCV200实验板信号对应关系
利用下表中的输入参数作为输入数据，逐个测试输出结果，即用XCV200实验板的开关K0输入数据，观察LED1的输出，得到如下表
XCV200芯片引脚信号
XCV200实验板
XCV200实验板
OUTPUT
K4:
3
A0
CLK
CLOCK
A2
INPUT
K0：
0
A3
K0:
0
0
0
0
0
0
0
1
1
1
0
0
0
0
0
0
0
A0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
K0:
0
1
1
1
1
1
1
1
1
1
1
1
1
1
1
A0
1
1
1
1
1
1
1
1
1
1
1
1
1
1
图3.2.2测试结果
利用表3-2中的输入参数作为输入数据，逐个测试输出结果，即用XCV200实验板的开关K0及CLK输入数据，同时观察数据状态灯显示结果，得到如图3.2.3所示的硬件测试结果。
图3.2.3硬件测试结果
3.2.2结果分析
对表3.2.2与表3.2.3内容进行逐一比较可知，所以得出的结果正确，这是意料中的，而其他数据组的硬件测试结果都是正确的，说明解码器的设计完全正确。
附录（电路原理图）
顶层设计原理图
参考文献
[1].魏媛媛高晓清计算机组成原理与设计［M］.武汉：
武汉大学出版社，2008
[2]李景华.可编程逻辑器件与EDA技术［M］.北京：
东北大学出版社，2001
[3]杜建国.VerilogHDL硬件描述语言[M].北京：
国防工业出版社，2004
[4]王爱英.计算机组成与结构（第4版）[M].北京：
清华大学出版社，2006
[5]江国强.EAD技术习题与实验[M].北京：
电子工业出版社，2005
[6]王冠.VerilogHDL与数字电路设计[M].北京：
机械工业出版社，2005
课程设计总结：
这次组成原理课程设计虽然施老师和我说比较简单，即3/16RZI解码器，但还是花了大量的时间，原因在于开始时对XilinxFoundationF3.1软件的使用不熟悉和对自上而下的设计方法都不是很明白，特别是对这个RZI码一点不熟悉，网上也找不着资料，只能依靠老师的提示和解答。
弄懂题目意思既花了俩三天，但随着课程设计的逐渐进行，整体的思路也逐渐明晰起来，开始加快了设计的进度。
在整个课程设计，遇到很多问题，特别是耐性坚持的对待自己不熟悉的问题。
幸运的是有指导老师耐心地给我们解答各类问题，帮助我们理解课设的内容和要求，给了我莫大的鼓舞和支持，还不断鼓舞我们既然做了就要坚持到底，最后我们把仿真，下载全弄好了，学到不少知识。
同时，在整个课设中，我感受到了很多解决困能的方法，最重要的是我学会了用耐性，坚持不懈将问题解决，这是对一个浮躁的学生最好的锻炼。
最后，我觉得大学期间的各类课程设计对于本科生是十分重要的，通过它我们能更好地理解该门课程，真真地做到掌握一门科学知识。
因此，我们得认真严肃对待，绝对不能随便敷衍了事。
指导教师评语：
指导教师（签字）：
年月日
课程设计成绩
升级会员 