南理工EDAⅡ实验报告多功能数字钟设计课件.docx

南理工EDAⅡ实验报告多功能数字钟设计课件.docx

《南理工EDAⅡ实验报告多功能数字钟设计课件.docx》由会员分享，可在线阅读，更多相关《南理工EDAⅡ实验报告多功能数字钟设计课件.docx（15页珍藏版）》请在冰豆网上搜索。

南理工EDAⅡ实验报告多功能数字钟设计课件

EDA（Ⅱ）实验报告

——多功能数字钟设计

指导老师：

谭雪琴

学院：

自动化学院

班级：

9121102002

姓名：

袁佳泉

学号：

912110200330

摘要

该实验是利用QuartusII软件设计一个数字钟，进行试验设计和仿真调试，实现了计时，校时，校分，清零，保持和整点报时等多种基本功能，并下载到SmartSOPC实验系统中进行调试和验证。

报告将介绍设计思路与过程，并对每个模块化进行波形输入输出的分析与检验。

关键字：

Quartus数字钟多功能仿真

Abstract

ThisexperimentistodesignadigitalclockwhichisbasedonQuartussoftwareandinwhichmanybasicfunctionsliketime-counting,hour-correcting,minute-correcting,reset,time-holdingandbellingonthehour.Andthenvalidatedthedesignontheexperimentalboard.Wewilltalkaboutthewaywedesigntheclockandanalyzetheinputandoutputofeachmodule.

Keywords:

QuartusDigital-clockMulti-functionSimulate

一、设计要求

1.设计一个数字计时器，可以完成00:

00:

00到23:

59:

59的计时功能，并在控制电路的作用下具有保持、清零、快速校时、快速校分、整点报时等基本功能。

2.具体要求如下：

1）能进行正常的时、分、秒计时功能，最大计时显示23小时59分59秒。

2）分别由六个数码管显示时分秒的计时。

3）K1是系统的使能开关，K1=0正常工作，K1=1时钟保持不变。

4）K2是系统的清零开关，K2=0正常工作，K2=1时钟的分、秒全清零。

5）在数字钟正常工作时可以对数字钟进行快速校时和校分。

K3是系统的校分开关，K3=0正常工作K3=1时可以快速校分；K4是系统的校时开关，K4=0正常工作，K4=1时可以快速校时。

3.设计提高部分要求

时钟具有整点报时功能，当时钟计到59’51”时开始报时，在59’51”,59’53”,59’55”,59’57”时报时频率为500Hz,59’59”时报时频率为1KHz。

4.仿真与验证

用Quartus软件对设计电路进行功能仿真，并下载到实验板上对其功能进行验证。

二、工作原理

数字计时器是由计时电路、译码显示电路、脉冲发生电路和控制电路等几部分组成的，控制电路按要求可由校分校时电路、清零电路和保持电路组成。

其中，脉冲发生电路将试验箱提供的48Mhz的频率分成电路所需要的频率；计时电路与动态显示电路相连，将时间与星期显示在七段数码管上，并且驱动蜂鸣器整点报时；校时校分电路对时、分提供快速校时；清零电路作用时，系统的分秒时同时归零；保持电路作用时，系统停止计时并保持时间不变。

其原理框图如图所示：

三、系统子模块设计

3.1脉冲发生电路

3.11原理说明

硬件仅提供48MHz的时钟源，将其经过分频得出实验需要的各频率时钟源，二分频、三分频、十分频均用74163实现。

八分频以及1000分频利用前面的模块实现

A）二分频模块设计

二分频由74163实现，原理图，波形图如图3.1所示，

图3.1

B）三分频模块设计

三分频由74163实现，原理图，波形图如图3.2所示

图3.2

C）八分频模块设计

八分频三个二分频级联而成，原理图，波形图如图3.3所示

D）十分频模块设计

十分频由74163及二分频实现，原理图，波形图如图3.4所示

图3.4

E）1000分频模块设计

1000分频三个十分频级联而成，原理图，如图3.5所示

图3.5

F）脉冲发生器

电路图如图3.6所示

封装成元器件：

图3.6

3.2计时模块

计时电路包括秒，分，时三个模块，依次进位。

其中秒和分的模块类似，都是一个模六十计数器，时模块是一个模24计数器。

设计时采用的是异步计数器，它们所接的时钟信号均为1hz。

a）秒计时模块

两个74160芯片进行级联，第一个74160芯片进行模10计数，第二个74160芯片进行模6计数，两个芯片级联完成模60计数。

当秒计时至59秒时LDN接入低电平将秒个位及秒十位置零，同时产生进位信号传给分钟的个位。

其波形图为：

b）分计时模块

观察可发现其结构与秒计时模块基本一致，当分计时至59分时LDN接入低电平将分个位及分十位置零，同时产生进位信号传给时钟的个位。

但可以看到，分钟时钟信号是由开关及秒的进位信号来控制，因此实现的是异步计数。

波形图与秒计时模块的相类似。

c）时计时模块

时计时模块与秒，分模块类似，只是进位信号要设计在23时置零进位。

同样，时钟的时钟信号是由开关及分的进位信号来控制，因此实现的也是异步计数。

波形图如下：

3.3动态显示模块

此模块是用于数码管的动态显示，在本实验中一共需要6个数码管参与显示（秒2位，分2位，时2位），所以计数器74161设计为模6的循环，其输出既作为4片74151的控制端，又作为3－8译码器74138的控制端。

因为只有一片BCD译码器7447，所以当计数器到某一个数值时，四片74151同时选取对应位的一个输入组成计时器某一位的BCD编码接入显示译码器7447，与此同时根据计数器的数值，74138译码器也从七个显示管的使能端选择对应位有效，从而在实验箱上显现一个有效数据。

扫描的频率为几千赫兹,因为人眼视觉停留的原因，会感觉七个数码管同时显示。

原理图如下：

3.4校分与校时模块

A）校分模块

因为采用异步计数，所以实现校分功能相对较简单，即控制74160的时钟信号即可实现校分。

当K3为0时，此时若秒钟有进位信号，可以产生高电平使得分钟正常工作。

当k3为1时，不管是否存在秒钟进位信号，分钟都能实现计数，以此来实现校分。

B）校时模块

同样因为采用异步计数，所以实现校时功能也相对较简单，即控制74160的时钟信号即可实现校分。

当K4为0时，此时若分钟有进位信号，可以产生高电平使得分钟正常工作。

当k3为1时，不管是否存在分钟进位信号，时钟位都能实现计数，以此来实现校时。

3.5清零以及保持模块

A）通过增加一个开关K2来控制计时电路，开关通过非门直接接在每个74160的清零端（CLRN），当开关断开时，计时器正常工作，当开关闭合时，计时器清零。

B）通过开关K1控制秒的使能信号，当秒停止计时，计时器就“保持”了。

，

3.6报时模块

当电路计时到59分51，53，55，57秒时，分别发出一声较低的蜂鸣声；当计时到59分59秒时，发出一声较高的蜂鸣声。

需要在某时刻报时，就将该时刻输出为“1”的信号作为触发信号，选通报时脉冲信号进行报时。

500hz&（59’53”+59’55”+59’57”）+1000hz&59’59”）

==59’&50”（500hz&（3”+5”+7”）+1000hz&9”）

==59’&50”（500hz&（3”+2”）&1”+1000hz&9”）

原理图如下：

当时间显示为59分59秒时：

输出波形为1000Hz]对应的输入信号

时间为53秒，55秒或者57秒时：

输出波形对应的是500Hz输入信号的波形。

3.7消颤模块

在调试校时模块的时候发现拨动开关时数字显示跳动不正常，经验分析这是由于开关波动时会产生抖动造成的，所以要给开关加上消颤处理，其原理很简单，就是利用D锁存器的锁存功能。

四、多功能数字钟总电路图

各模块根据模块间关系连接可以得到多功能数字时钟的总电路图，如下所

示：

本实验总图能够实现正常的时、分、秒的计数功能，分别由六个数码管显示计时，可以利用开关实现系统的计时保持、清零和校分、校时的功能。

同时，该电路系统还可以完成在59'53'',59'55'',59'57''低音报时,59'59''高音报时的基本功能。

五、程序下载，仿真与测试

编译好的程序经过管脚设定后即可下载到FPGA芯片进行调试。

5.1管脚设定

具体的管脚设定如下：

5.2下载硬件电路及其实现

编译点击工具栏上的（Programmer）按钮，选择要下载的文件，点击“Start”

即可下载程序。

下载完毕即可在模拟试验箱上观察结果并进行调试。

调试结果表明，在LED管上能够显示准确的时，分，秒数据，没有出现肉眼可见的误差的情况。

同时，设计的闹钟电路也能够正常工作，蜂鸣器发出声音，表明所设计的电路满足了实验设计的要求。

六、未实现的功能及其思路

在此次试验中，由于设计进程原因，部分功能未能够有充足的时间进行设计。

现在此阐述未实现的电路的功能及其原理。

1.星期功能

在计时模块中增加一个模7的计数器，并且将小时位的进位信号作为74160的时钟信号，同时设置开关k5作为设置星期的开关。

设置预置数为0001，进行模7循环。

当计到0111时产生置位信号，重新置为0001.电路图基本结构如下：

基本的波形图如下

当然在显示模块还要做些调整，增加数码管第七位作为星期的输出。

2.秒表功能

秒表模块的设计跟计时器是一样的，需要设计一个模100的计时模块，（分秒），此时的时钟频率应该是100hz，然后是秒位、分位。

分秒基本电路：

可以看出与秒钟的计时模块基本相同，差别是99的时候产生置位信号和进位信号。

秒位，分位相似，不在具体阐述。

当然显示模块也要进行相应的改变，还要增加开关来进行正常计时和秒表的切换。

7、实验总结与感想

EDA（II）是基于QuartusII软件的多功能数字钟实验，这次实验对于我们数字逻辑电路的知识要求较高。

设计过程中我们需要大量使用数字逻辑电路与系统设计中的学习过的各种芯片以及系统设计过程中的所需要注意的问题，比如开关消颤，同步异步计数器的使用以及区别等等。

同时还需要学习一个新的软件QuartusII。

经过老师的讲解，我们设计所需要的基本功能能够在较短时间内快速掌握，但是要熟练使用软件，还需要不断的练习去熟悉软件的功能与操作方法。

由于首次接触此种软件以及相应的电路设计，在设计过程中也遇到了各种各样的问题。

在做分频模块时没有考虑全面，产生的频率较少，以至于又要回头重新添加。

然后在做显示模块的时候耽搁了一下，原因就是显示乱码，是输出二进制位顺序反了。

由于异步计数的不稳定，导致当我采用2hz频率校时时计数出现了偏差：

在59’49”时就跳到了00’50”,让我很是苦恼，最终还是选择用1hz频率校时。

回顾我一周EDA（II）实验学习，这次实验带给我的收获很大。

尽管我完成的只有实验要求的基本功能，并没有像有些同学能够完成一些比较高级的功能设计，比如万年历和闹钟的设计。

但是在此过程中，我也同样学到了很多东西。

付出了就肯定会有收获，我从自己设计的电路中学到了很多知识，同时也增强了自己对数字电路的分析和设计能力。

我相信这次实验对于我今后的学习和工作都会起到积极的指导作用，在不断实践和创新中提升自己的科研素养和能力

八、参考文献

[1]数字逻辑电路与系统设计蒋立平主编电子工业出版社

[2]EDA设计实验指导书南京理工大学电子技术中心