EDA课程设计 空调控制器.docx

上传人:b****5 文档编号:5326386 上传时间:2022-12-15 格式:DOCX 页数:14 大小:82.42KB
下载 相关 举报
EDA课程设计 空调控制器.docx_第1页
第1页 / 共14页
EDA课程设计 空调控制器.docx_第2页
第2页 / 共14页
EDA课程设计 空调控制器.docx_第3页
第3页 / 共14页
EDA课程设计 空调控制器.docx_第4页
第4页 / 共14页
EDA课程设计 空调控制器.docx_第5页
第5页 / 共14页
点击查看更多>>
下载资源
资源描述

EDA课程设计 空调控制器.docx

《EDA课程设计 空调控制器.docx》由会员分享,可在线阅读,更多相关《EDA课程设计 空调控制器.docx(14页珍藏版)》请在冰豆网上搜索。

EDA课程设计 空调控制器.docx

EDA课程设计空调控制器

燕山大学

课程设计说明书

 

题目:

空调控制器

 

学院(系):

电气工程学院

年级专业:

学号:

学生姓名:

指导教师:

教师职称:

 

目录

摘要………………………………………………………

引言………………………………………………………

第一章任务分析及整体设计思路………………………

1.1整体设计思路………………………………………

1.2任务流程图………………………………………

第二章各模块介绍及设计原程序…………………………

2.1冷热风控制模块…………………………………

2.2升降温控制模块…………………………………

2.3动态数码管显示模块……………………………

2.4顶层文件模块……………………………………

第三章各模块波形仿真图………………………………

3.1冷热风控制模块仿真图…………………………

3.2升降温控制模块仿真图…………………………

3.3动态数码管显示模块仿真图……………………

3.4顶层文件模块仿真图……………………………

第四章管脚锁定及硬件连线……………………………

4.1管脚介绍…………………………………………

4.2硬件连线介绍……………………………………

第五章心得体会…………………………………………

参考文献…………………………………………………

摘要

面对当今飞速发展的电子产品市场,电子设计人员需要更加实用、快捷的EDA工具,实用统一的集成设计环境,改变传统设计思路,即优先考虑具体物理实现方式,而将精力集中到设计构思、方案比较和寻找最优化设计等方面,以最快的速度开发出性能优良、质量一流的电子产品。

今天的EDA工具将向着功能强大、简单易学、使用方便的方向发展。

此次课程设计的题目为空调控制器,此说明书,首先根据任务书对本课题整体思路进行了介绍,然后分别介绍了各模块的功能及组成,再次利用VerilogHDL硬件描述语言对各模块进行了描述并进行了仿真及管脚锁定,最后下箱实现了任务书所要求的功能。

在本次课程设计过程中源程序编译及硬件连接过程中都遇到了很多困难,在老师的耐心指导下完成了本次课程设计。

再次特别感谢老师的指导。

 

引言

数字电路主要是基于两个信号(我们可以简单的说是有电压和无电压),用数字信号完成对数字量进行算术运算和逻辑运算的电路我们称之为数字电路,它具有逻辑运算和逻辑处理等功能,数字电路可分为组合逻辑电路和时序逻辑电路。

1.EDA介绍

EDA技术,就是以大规模可编程逻辑器件为设计载体,以硬件描述语言为系统逻辑描述的主要表达方式,以计算机、大规模可编程逻辑器件的可开发软件及实验开发系统为设计工具,通过有关的开发软件,自动完成用软件的方式设计的电子系统到硬件系统的逻辑编译、逻辑化简、逻辑分割、逻辑综合及优化、逻辑布局布线、逻辑仿真,直至完成对于特定目标芯片的适配编译、逻辑映射、编程下载等工作,最终形成集成电子系统或专用集成芯片的一门新技术。

利用EDA技术进行电子系统的设计,具有以下几个特点:

(1)用软件的方式设计硬件;

(2)用软件的方式设计的系统到硬件系统的转换是由有关的开发软件自动完成的;(3)设计过程中可用有关的软件进行仿真;(4)系统现场可编程,在线升级;(5)整个系统可集成在一个芯片上,体积小,功耗低,可靠性高。

因此,EDA技术是现代电子设计的发展趋势。

2.VerilogHDL

VerilogHDL是目前应用最广泛的硬件描述语言之一,被IEEE采纳为IEEESTD1364-1995(也成为Verilog-1995)和IEEESTD.1364-2001(也成为Verilog-HDL)可以进行算法级(Algorithm)、寄存器传输级(RTL)、逻辑级(Logic)、门级(Gate)和版图级(Layout)等各个层次的电路设计和描述。

采用VerilogHDL进行电路设计于工艺设计无关,这使得设计者在进行电路设计时可以不必过多的考虑工艺实现的具体细节,设计者只需要利用计算机的强大功能,在EDA工具的支持下,通过VerilogHDL的描述,完成数字电路和系统的设计即可,从而提高了设计效率,降低了设计者的劳动强度。

3.EDAPRO/240H综合实验系统简介

随着半导体工艺的飞速发展,3.3V、2.5V、1.8V等逻辑器件和传统的TTL5V逻辑器件已成为当前可编程逻辑器件中的主流。

美国Altera公司的ACEX1K系列的器件具有高密度、万次以上的编程能力,为提供一个可编程的实验环境,设计了EDAPRO/240H综合实验系统。

第一章任务分析及整体设计思路

1.1整体设计思路

1.1.1任务分析

本次设计题目为空调控制器,任务书要求为:

空调具有凉风,热风,升温,降温这4个功能,且开机温度显示为20度,通过升温或降温控制键实现温度加减1度,温度值动态显示在数码管上。

通过任务书提示,可用实验箱上的拨码开关控制冷热/热风,由发光二极管显示风的类型;两个拨码开关控制升/降可通过同步十进制加减法计数器74190实现,其置数功能可以使开机温度为20度。

由于实验箱上8个动态数码管在某一微小瞬间只有一个数码管工作,故显示温度值的两个数码管需有两个状态控制,由此可利用高频脉冲选择数码管,同时通过数据选择器7448的输出控制数码管上的显示值。

本设计所要实现的具体功能为:

1.用1个拨码开关控制凉风或者热风,并利用发光二极管显示;

2.用2个拨码开关控制升降温;

3.在2个动态数码管上显示温度。

1.1.2整体设计思路

用拨码开关的高低电平控制热/冷。

通过拨码开关来控制空调的升温/降温,由2个拨码开关,一个用于控制升温/降温另一个拨码开关用于锁定脉冲。

另外还需要一个总开关,用于置数和复位。

由此构思本次设计共有四个模块,分别为顶层模块、动态显示模块、冷热风模块、升降温模块,由顶层模块调用个分模块来实现所需功能。

本次设计一共包括两个独立的环节,分别为冷热风控制和升降温控制动态显示。

在冷热风控制环节中,当拨码开关为高电平时,LED1亮,此时表示空调实现热风的功能;当拨码开关为低电平时,通过反向器作为LED2的输入,则LED2亮,此时表示空调实现冷风的功能。

在升降温控制及动态显示环节中,首先,由一个总的拨码开关对数码管进行置数,当此拨码开关由高电平变为低电平时,数码管显示起始温度20度,当此拨码开关为高电平时,即升降温控制开关可正常工作。

接下来由升降温控制开关和脉冲锁定开关来共同实现对空调的升降温控制,并且通过数码管实现动态显示。

1.2任务流程图

根据整体设计思路得此课题的任务流程图如下。

图1-1任务流程图

第二章各模块介绍及设计原程序

2.1冷热风控制模块

2.1.1模块功能描述

此模块所需要实现的功能比较简单,由一个输入和两个输出组成,其中输入由拨码开关(KAIGUAN)构成,输出由两个二极管LED1和LED2构成。

当拨码开关为高电平时,二极管LED1被点亮,此时指示空调实现热风的功能。

当拨码开关为低电平时二极管LED1熄灭,通过反相器LED2被点亮,此时指示空调实现冷风的功能。

由此通过拨码开关手动实现对空调冷热风的控制。

2.1.2模块真值表

根据上述所描述的功能得此模块的真值表如下表。

表2-1冷热风控制模块真值表

KAIGUANG

W

K

0

1

0

1

0

1

2.1.3模块源程序

modulewarmcold(KAIGUAN,Q1,Q2);

inputKAIGUAN;

outputQ1,Q2;

regQ1,Q2;

always@(KAIGUAN)

begin

if(KAIGUAN)

begin

Q1=1;

Q2=0;

end

else

begin

Q2=1;

Q1=0;

end

end

endmodule

2.2升降温控制模块

2.2.1模块功能描述

2.2.2模块真值表

根据上述所描述的功能得此模块的真值表如下表。

表2-2升降温控制模块真值表

Sw

Up

Clk

Q7

Q6

Q5

Q4

Q3

Q2

Q1

Q0

0

0

0

0

0

1

0

0

0

0

0

1

1

0

0

1

0

0

0

0

1

1

1

0

0

1

0

0

0

1

0

1

0

0

0

1

0

0

0

0

1

2.1.3模块源程序

moduleshenjiangwen(CLK,SWITCH,UP,SHI,GE);

inputCLK,UP,SWITCH;

output[3:

0]SHI,GE;

reg[3:

0]SHI,GE;

always@(posedgeCLKornegedgeSWITCH)

begin

if(SWITCH==0)

begin

SHI<='b0010;

GE<='b0000;

end

else

begin

if(UP)

begin

if(GE<'b1001)

begin

GE<=GE+1;

SHI<=SHI;

end

elseif(GE=='b1001)

begin

GE<='b0000;

SHI<=SHI+1;

end

end

elseif(UP==0)

begin

if(GE=='b0000)

begin

GE<='b1001;

SHI<=SHI-1;

end

if(GE<='b1001&&GE>'b0000)

begin

GE<=GE-1;

SHI<=SHI;

end

end

end

end

endmodule

2.3动态数码管显示模块

2.3.1模块功能描述

 

2.3.2模块真值表

表2-3数码管控制模块真值表

输入(个位)

数码管输出

数码管显示值

Q3

Q2

Q1

Q0

h

g

f

e

d

c

b

a

0

0

0

0

0

0

1

1

1

1

1

1

0

0

0

0

1

0

0

0

0

0

1

1

0

1

0

0

1

0

0

1

0

1

1

0

1

1

2

0

0

1

1

0

1

0

0

1

1

1

1

3

0

1

0

0

0

1

1

0

0

1

1

0

4

0

1

0

1

0

1

1

0

1

1

0

1

5

0

1

1

0

0

1

1

1

1

1

0

0

6

0

1

1

1

0

0

0

0

0

1

1

1

7

1

0

0

0

0

1

1

1

1

1

1

1

8

1

0

0

1

0

1

1

0

0

1

1

1

9

 

2.3.3模块源程序

moduledec7s(SHI,GE,CLK,Q,ss0);

input[3:

0]SHI,GE;

inputCLK;

output[6:

0]Q;

outputss0;

regss0;

reg[6:

0]Q;

always@(SHIorGE)

begin

if(CLK==1)

begin

ss0<=1;

case(SHI)

0:

Q<='b0111111;

1:

Q<='b0000110;

2:

Q<='b1011011;

3:

Q<='b1001111;

4:

Q<='b1100110;

5:

Q<='b1101101;

6:

Q<='b1111101;

7:

Q<='b0000111;

8:

Q<='b1111111;

9:

Q<='b1101111;

endcase

end

elseif(CLK==0)

begin

ss0<=0;

case(GE)

0:

Q<='b0111111;

1:

Q<='b0000110;

2:

Q<='b1011011;

3:

Q<='b1001111;

4:

Q<='b1100110;

5:

Q<='b1101101;

6:

Q<='b1111101;

7:

Q<='b0000111;

8:

Q<='b1111111;

9:

Q<='b1101111;

endcase

end

end

endmodule

2.4顶层文件模块

2.4.1模块功能介绍

 

2.4.2模块源程序

moduleshenjiangwen_dec7s_warmcold_(CLK,CLK1,Q,SWITCH,UP,KAIGUAN,S,ss0,T);

inputCLK,SWITCH,UP,KAIGUAN,CLK1;

outputS,ss0,T;

output[6:

0]Q;

reg[6:

0]Q;

regS,ss0,T;

wire[3:

0]X1,X2;

shenjiangwenu1(.SWITCH(SWITCH),.CLK(CLK1),.UP(UP),.SHI(X1),.GE(X2));

dec7su2(.CLK(CLK),.Q(Q),.SHI(X1),.GE(X2),.ss0(ss0));

warmcoldu31(.KAIGUAN(KAIGUAN),.Q1(S),.Q2(T));

endmodule

第三章各模块波形仿真图

3.1冷热风控制模块仿真图

3.2升降温控制模块仿真图

3.3动态数码管显示模块仿真图

 

3.4顶层文件模块仿真图

 

第四节顶层模块

任何用VerilogHDL描述的电路设计模块,皆可用模块例话语句,例化一个元件,来实现电路系统的设计。

模块例化语句格式与逻辑门例化语句格式相同,具体格式如下:

元件名<例化元件的名称>(端口列表);

其中,元件名师已经设计好的基本元件的名称;例化元件的名称是一个可选项,他的作用类似于电路系统板上的一个插座的名称,基本原件就插在它的上面;而“端口列表”用于描述设计模块元件的引脚与插座引脚的连接关系。

端口列表的方法有位置关联法和名称关联法两种。

第4章管脚锁定及硬件连线

4.1管脚介绍

4.2硬件连线介绍

第二节动态显示模块

  •时钟电路:

主要时钟频率48MHz,另有以下四组频率组供用户选择使用:

  o超低频率组:

0.125Hz、0.25Hz、0.5Hz

  o低频频率组:

1Hz、2Hz、4Hz、8Hz、64Hz、256Hz

  o中频频率组:

1024Hz、4096Hz、16384Hz、32768Hz、65536Hz

  o高频频率组:

750KHz、1.5MHz、3MHz、6MHz、12MHz、24MHz

  •多功能按键(F1~F12):

12路多功能键盘输入

  oF1~F4为4路16进制码发生器;

  oF5~F8为4路正脉冲固定脉宽发生器(7.8ms或15.6ms);

  oF9~F12为4路负脉冲固定脉宽发生器(7.8ms或15.6ms);

  oF9~F12为4路低电平复位信号;

oF1~F8为8路高电平复位信号(可作琴键式输入)

动态显示简介:

动态显示技术让不同的的数码管分时点亮。

即,某一个数码管的字段码从计算机的一个IO接口输出,通过SS0,SS1选通该数码管,让这个数码管显示自己的字符几个毫秒,然后将下一个数码管的字段码从计算机的同一个IO口输出。

通过SS0,SS1选通下一个数码管,让下一个数码管显示自己的字符几个毫秒,一次循环。

由于人眼响应

较慢,最后的效果是每一个数码管都在显示各自的字符。

参考文献示例

参考文献

1强锡富.传感器.机械工业出版社,2001年

2李科杰.新编传感器技术手册.国防工业出版社,2002年

3贾伯年.传感器技术.东南大学出版社,1992年

4杨宝清.孙宝元.传感器及其应用手册.2004年

5单成祥.传感器的理论与设计基础及其应用.国防工业出版社.1999年

 

燕山大学课程设计评审意见表

指导教师评语:

①该生学习态度(认真较认真不认真)

②该生迟到、早退现象(有无)

③该生依赖他人进行设计情况(有无)

 

平时成绩:

指导教师签字:

2010年10月15日

图面及其它成绩:

答辩小组评语:

①设计巧妙,实现设计要求,并有所创新。

②设计合理,实现设计要求。

③实现了大部分设计要求。

④没有完成设计要求,或者只实现了一小部分的设计要求。

答辩成绩:

组长签字:

2010年10月15日

课程设计综合成绩:

答辩小组成员签字:

2010年10月15日

展开阅读全文
相关资源
猜你喜欢
相关搜索

当前位置:首页 > 高等教育 > 艺术

copyright@ 2008-2022 冰豆网网站版权所有

经营许可证编号:鄂ICP备2022015515号-1