TMS320C54X时钟发生器分析与应用资料.docx
《TMS320C54X时钟发生器分析与应用资料.docx》由会员分享，可在线阅读，更多相关《TMS320C54X时钟发生器分析与应用资料.docx（10页珍藏版）》请在冰豆网上搜索。
TMS320C54X时钟发生器分析与应用资料
《DSP原理及应用》
结课论文
TMS320C54X时钟发生器分析与应用
专业：
农业电气化与自动化
班级：
农电10
姓名：
学号：
201040720
序言
数字信号处理技术是20世纪后半期发展最为迅速的一门学科，它不仅在理论上给人们提供了利用计算机等工具从事离散时间信号处理的观念和方法，而且还带一类专门为数字信号处理设计的期间，数字信号处理器（DigitalSignalProcessor,简称DSP）是专为实时数字信号处理而设计的一种可编程的嵌入式微处理器。
它采用改进型哈佛总线结构，内部配置了硬件乘法器，使用多级流水线工作方式。
它具有运行速度高，处理能力强，片内外围设备丰富等的诸多特点。
它的问世与飞速发展，为将数字信号处理理论应用于工程实际提供了低成本的软、硬平台。
近年来，随着DSP性能的日趋完善，功能的逐步降低，开发环境的不断改进以及价格的不断下调，DSP的应用价值和推广前景越来越凸显出来。
其应用已深入到人们的学习、工作和生活的各个方面，在语音、图像、军事、工业控制、通信系统、生物医学工程、遥感测控、航空航天、电力系统。
故障检测以及自动化仪器等众多领域发挥着越来越大的作用。
随着DSP技术在我国的应用日趋广泛，培养更好的DSP应用人才，造就一批DSP开发研究的骨干力量，满足国内高新技术发展的需要，已经越来越紧迫的摆在教育工作者面前。
因此，DSP技术的学习和掌握对当代大学生有着重要的意义。
动了综合数字信号处理技术和微电子技术的数字信号处理器的产生和发展。
作为
摘要
本文首先介绍了时钟发生器，由一个普通的时钟发生器作为引子，先粗略的描述下大方向的时钟发生器的作用和意义。
在此之后，将详细的介绍TMS320C54x的时钟发生器。
在介绍TMS320C54x的时钟发生器的过程中，本文的主要着手点在于分析TMS320C54x的时钟发生器的工作原理，然后详细的剖析了它各部分元件的作用和原理。
在这个阶段详细的介绍了两类锁相环。
分析了TMS320C54x的时钟发生器之后，本文将分析TMS320C54x的时钟发生器在DSP中的应用，从而详细的阐述了DSP在时下多元化的应用。
在本文的最后，就DSP得历史和未来的发展趋势坐了一些讨论，从而总结出了在未来的发展中它的前景和趋势。
第一章前言
1.1时钟发生器的样式
时钟发生器是在主板上靠近内存插槽的一块芯片，如上图，在右边找到ICS字样的就是时钟发生器了，然后看最下面的一行字那个就是型号。
1.2时钟发生器的作用
一、在主板启动时提供初始化时钟信号，让主板能够启动；
二、在主板正常运行时即时提供各种总线需要的时钟信号，以协调内存芯片的时钟频率。
1.3时钟发生器的意义
时钟发生器（clockgenerator）的电子组件，不断产生稳定间隔的电压脉冲，产品中所有的组件将随着这个时钟来同步进行运算动作。
简单的说，数字产品必须要有时钟的控制，才能精确地处理数字信号，就好比生物的心跳一样。
若时钟不稳定，轻则造成数字信号传送上的失误，重则导致数字设备无法正常运作。
时钟发生器的技术朝向高频化发展，以满足PC市场的需求，采用非挥发型硅氧化氮氧化硅（SONOS,SILICONoxidenitrideoxideSILICON）技术，可制作出高效能的200MHz时钟组件，并可透过桌上型平台的编译程序直接进行编程。
透过此编译工具的协助，系统设计人员甚至不需熟悉PLL技术，即可完成输入与输出时钟的设定，缩短产品上市前的设计时间。
第二章TMS320C54x的时钟发生器的分析
2.1TMS320C54x的时钟发生器综述
TMS320C54x的时钟发生器要求硬件有一个参考时钟输入，其内部由振荡器和锁相环PLL电路组成。
因此TMS320C54x的时钟发生器的实际工作时钟频率可用软件编程，或外部硬件电路在给定外部时钟频率的基础上进行调整控制。
TMS
320C54x的时钟发生器的外部参考时钟输入时可以用两种方式提供，如下：
1.它可以与外接晶体，此时外部晶振给定参考时钟输入，但此时内部振荡器不起作用。
（如下图2-1的a）
2.内部振荡器共同构成时钟振荡电路，即将晶体跨于X1与X2/CLKIN之间，构成内部振荡器的反馈电路（如下图2-1的b）。
图2-1参考时钟输入
2.2锁相环PLL
芯片内部的锁相环电路，利用高稳定的内部锁相环锁定时钟振荡频率，提高时钟信号的频率纯度，提高稳定的振荡频率源。
还可通过控制锁相环的倍频，锁定调节时钟的振荡频率。
因此TMS320C54x的实际运行频率可比外部参考时钟输入的频率高，降低了高速开关时钟造成的高频噪声，使硬件布线工作更容易。
锁相环PLL配置分为硬件和软件两种。
2.21硬件配置PLL
●用于C541、C542、C543、C545和C546芯片。
●所谓硬件配置PLL，就是通过C54x的3个引脚CLKMD1、CLKMD2HECLKMD3的状态，选定时钟方式，如下表所示。
同时，由下表2-2可知
●由2-2可见，不用PLL时，CPU的时钟频率等于晶体振荡器或外部时钟频率的一半。
●若用PLL，CPU的时钟频率等于晶体振荡器频率或外部时钟频率乘以系数N（PLL*N）,使用PLL可以使用比CPU时钟低的外部时钟信号，以减少高速开关时钟所造成的高频噪声。
引脚状态
时钟方式
CLKMD1
CLKMD2
CLKMD3
选择方案1
选择方案2
0
0
0
用外部时钟源，PLL×3
用外部时钟源，PLL×5
1
1
0
用外部时钟源，PLL×2
用外部时钟源，PLL×4
1
0
0
用内部振荡器，PLL×3
用内部振荡器，PLL×5
0
1
0
用外部时钟源，PLL×1.5
用外部时钟源，PLL×4.5
0
0
1
用外部时钟源，PLL÷2
用外部时钟源，PLL÷2
1
1
1
用内部振荡器，PLL÷2
用内部振荡器，PLL÷2
1
0
1
用外部时钟源，PLL×1
用外部时钟源，PLL×1
0
1
1
停止方式
停止方式
图2-2硬件PLL时钟配置方式
2.2.2软件可编程PLL
●软件可编程PLL具有高度的灵活性，
1）提供各种时钟乘法器系数
2）控制PLL的通和断
3）控制时钟发生器的工作方式
4）自动延时定时，直到PLL锁定
●通过软件编程，可以选用以下两种时钟方式（如图2-3,2-4~2-6所示）。
1）PLL方式：
输入时钟（CLKIN）×（O.25~15）。
考锁相环电路完成。
2）DIV（分频器）方式：
输入时钟（CLKIN÷2或4）。
片内PLL电路不工作，降低功耗。
紧随复位后，时钟方式由3个外部引脚（CLKMD1，CLKMD2和CLKMD3）的状态所决定。
复位时设置的时钟方式如表2-3所示。
引脚状态
CLKMD寄存器复位值
时钟方式
CLKMD1
CLKMD2
CLKMD3
0
0
0
0000H
用外部时钟源，频率除以2
0
0
1
1000H
用外部时钟源，频率除以2
0
1
0
2000H
用外部时钟源，频率除以2
1
0
0
4000H
用内部时钟源，频率除以2
1
1
0
6000H
用外部时钟源，频率除以2
1
1
1
7000H
用内部时钟源，频率除以2
1
0
1
007H
用外部时钟源，PLL×1
0
1
1
-
停止方式
图2-3复位时的时钟方式
在PLL中，有一个时钟工作方式寄存器CLKMD，地址为0058H，可以提供各种时钟乘法系数。
CLKMD定义PLL模块的时钟配置，各位的定义如表2-4所示。
15~12
11
10~3
2
1
0
PLLMUL
PLLDIV
PLLCOUNT
PLLON/OFF
PLLNDIV
PLLSTATUS
图2-4时钟模式寄存器CLKMD
第15位到第12位，PLLMUL为PLL的倍频乘数。
第11位：
PLLDIV为PLL的分频除数。
第10位到第3位：
PLLCOUNT为PLL计数器，这是一个减法计数器，每16个输入时钟CLKIN到来后减1，作为PLL从开始工作到PLL成为处理器之前的一段时间的计数定时，以保证频率转换的可靠性。
第2位：
PLLON/OFF是PLL的通断位，与PLNLDIV一起决定PLL是否工作。
当PLLON/OFF=0和PLLNDIV=0时，PLL断开，其他任何组合PLL都处于工作状态。
第1位：
PLLNDIV为PLL时钟发生器工作方式选择位，PLLNDIV=0采用分频方式；PLLNDIV=1采用倍频方式。
同时，此位与PLLMUL及PLLDIV同时定义频率的乘数。
第0位：
PLLSTATUS为只读位，可以用于指示时钟发生器的工作方式。
PLLSTATUS=0，表示时钟发生器工作于分频DIV方式；PLLSTATUS=1，表示时钟发生器工作于倍频PLL方式。
关于分频或倍频系数的确定，分别由PLLNDIV,PLLDIV,PLLMUL的不同组合决定，如表图2-5所示。
PLLNDIV
PLLDIV
PLLMUL
乘系数
0
X
0~14
0.5
0
X
15
0.25
1
0
0~14
PLLMUL+1
1
0
15
1
1
1
0或偶数
（PLLMUL+1）÷2
1
1
奇数
PLLMUL÷4
图2-5比例系数与CLKMD的关系
CLKOUT=CLKIN×系数。
另外。
PLL锁定之前是不能用做TMS320C54x的时钟的。
因此，通过对PLLCOUNT编程实现自动延时，直至锁相环锁定为止。
锁定延时时间的范围为（0~255）×16×CLKIN个周期的时间长度。
所需的锁定时间与CLKOUT频率的关系如图2-6所示。
PLLCOUNT（十进制数）＞锁定延时时间÷﹙16×TCLKIN﹚
图2-6PLL锁定时间与CLKOUT频率关系
利用软件对CLKMD加载，可以实现两种不同的软件PLL工作方式。
一种是PLL倍频工作方式，另一种为DIV分频工作方式。
当时钟发生器从DIV方式转入PLL工作方式时，锁定定时器在转换过程中，时钟发生器继续工作于原来的状态。
当锁定定时器减为0后，时钟发生器才转入PLL工作状态。
第三章TMS320C54x的时钟发生器的应用
时钟发生器作为基于TMS320C54x的DSP最小系统设计，它的应用从宏观上就表现为DSP的应用。
早期的DSP主要应用于军事等高精尖领域，后来，DSP被成功的应用于专业数字通信领域，如数字调制解调器、数字移动手机、多媒体网关、智能电话等，大大推动了数字网络化的发展。
不仅如此，DSP在工业控制、汽车电子等测控领域也得到了广泛应用。
目前，DSP已经成为数字音频和视频、宽带接入和新一代无线通信等创新应用的核心平台，在信息产业及其他许多领域中发挥着越来越大的作用。
在表3-1中归纳了DSP计数的应用。
领域
用途
一般应用
自适应滤波、卷积、数字滤波、快速反傅里叶变换、希尔伯特变换、信号发生、加窗
工业控制
数控机床、电力线控制、磁盘驱动控制、激光打印机控制、电机控制、机器人控制、伺候控制、工业自动化
多媒体应用
三维动画、同步处理、图像压缩解压缩、图像传输、模式识别、机器人视觉、语音增强、语音识别、语言合成、语言解编码、语言信息、电子地图
仪表仪器
数据采集、数字滤波、函数发生、模式匹配、锁相环、地震处理、频谱分析、瞬态分析
军事
导弹制造、导航、雷达处理、无线调制解调器、保密通信
升级会员 