CMOS二级密勒补偿运算放大器的设计说明.docx

CMOS二级密勒补偿运算放大器的设计说明.docx

《CMOS二级密勒补偿运算放大器的设计说明.docx》由会员分享，可在线阅读，更多相关《CMOS二级密勒补偿运算放大器的设计说明.docx（16页珍藏版）》请在冰豆网上搜索。

CMOS二级密勒补偿运算放大器的设计说明

课程设计报告

设计课题:

CMOS二级密勒补偿运算放大器的设计

姓名:

XXX

专业:

集成电路设计与集成系统

学号:

1115103004

日期

2015年1月17日

指导教师:

XXX

国立华侨大学信息科学与工程学院

一：

CMOS二级密勒补偿运算放大器的设计

1:

电路结构

最基本的CMOS二级密勒补偿运算跨导放大器的结构如下图，主要包括四部分：

第一级PMOS输入对管差分放大电路，第二级共源放大电路，偏置电路和相位补偿电路。

2：

电路描述：

输入级放大电路由M1~M5组成。

M1和M2组成PMOS差分输入对管，差分输入与单端输入相比可以有效抑制共模信号干扰；M3和M4为电流镜有源负载；M5为第一级放大电路提供恒定偏置电流。

输出级放大电路由M6和M7组成，M6为共源放大器，M7为其提供恒定偏置电流同时作为第二级输出负载。

偏置电路由M8~M13和Rb组成，这是一个共源共栅电流源，M8和M9宽长比一样。

M12和M13相比，源级加入了电阻Rb，组成微电流源，产生电流Ib。

对称的M11和M12构成共源共栅结构，减少了沟道长度调制效应造成的电流误差。

在提供偏置电流的同时，还为M14栅极提供偏置电压。

相位补偿电路由M14和Cc组成，M14工作在线性区，可等效为一个电阻，与电容Cc一起跨接在第二级输入输出之间，构成RC密勒补偿。

3:

两级运放主体电路设计

由于第一级差分输入对管M1与M2一样，有

R1表示第一级输出电阻，其值为

则第一级的电压增益

对第二级，有

第二级的电压增益

故总的直流开环电压增益为

所以

4：

偏置电路设计

偏置电路由M8~M13构成，其中包括两个故意失配的晶体管M12和M13，电阻RB串联在M12的源极，它决定着偏置电流和gm12，所以一般为片外电阻以保证其精确稳定。

为了最大程度的降低M12的沟道长度调制效应，采用了Cascode连接的M10以与用与其匹配的二极管连接的M11来提供M10的偏置电压。

最后，由匹配的PMOS器件M8和M9构成的镜像电流源将电流IB复制到M11和M13，同时也为M5和M7提供偏置。

下面进行具体计算。

镜像电流源M8和M9使得M13的电流与M12的电流相等，都为IB，从而有

而由电路可知

联立上式可以得到：

整理得：

可以看到，IB仅以电阻RB和M12,M13的尺寸有关，不受电源电压的影响。

二：

计算参数

对于MOS管宽长比的设计，可以先选择合适的过驱动电压，然后分配合理的电流，最后再计算宽长比。

通常先选择过驱动电压为0.1V~0.2V，如果是已知跨导，就可以计算其电流和宽长比，如果是预先分配电流，也可以计算其跨导和宽长比。

设计步骤：

1：

选择Cc的大小。

与Cc相关的是单位增益带宽、输入积分噪声、z1位置和压摆率。

Cc增大大有几个好处，增强极点分裂功能，降低输入积分噪声，降低第二级功耗，提高相位裕度，但缺点是降低了GBW和压摆率。

而且Cc的选择和负载取值有关，所以我们尽量增大Cc，前提是满足压摆率指标，然后增加gm1以提高GBW。

在IDS1不变的前提下，gm1的提高可以通过降低VDSAT1得到。

本设计中负载是3pF，考虑寄生电容存在，选取Cc初值为1.8pF，在后面的步骤中可以通过迭代调整Cc的值。

2：

相位补偿，选取gm6＝3.2gm1。

3：

选择过驱动电压，VDSAT1降低有助于提高共模输入围,增大输出摆幅，降低输入失调电压，提高电压增益，提高共模抑制比，提高负电源抑制比。

另外，在同等电流前提下，过驱动越小，跨导越大。

所以VDSAT1尽量取小比如0.1V。

4：

分配电流。

第一级电流增大有助于提高gm1，提高SRint，这里取IDS6＝4IDS1。

取偏置电流IDS8＝10μA，k1＝12，k2＝24，即IDS5＝120μA，IDS7＝240μA，总电流为380μA。

5：

计算M1,2宽长比。

已知IDS1＝60μA，VDSAT1＝0.1V，得到（W/L）1＝347.8。

当α＝2时，W1L1≥64.4μm2，由此得到L1>0.43μm。

由于要加上2LD即0.4μm的扩散长度，预先取L1＝0.8μm，得到W1为140μm。

因此得到（W/L）1,2

＝140μm/0.8μm。

要注意的是，W1L1乘积不能太大，否则3点寄生电容会很大。

6：

计算M3,4、M6、M5和M7的宽长比。

由于α＝2，取L3,4＝2L1即为1.2μm。

为保证小的失调，取L6＝L3,4＝1.2μm（在Level1模型中反映不出）。

对于L5和L7，为保证小寄生电容取最小长度0.4μm即可，因此得到L5,7＝0.8μm。

由于gm6＝3.2gm1，IDS6＝4IDS1，得到VDSAT6＝0.125V，进而得到W6＝240μm。

再由k1和k2得W3,4＝60μm。

M5和M7是偏置管，为保证小的寄生电容，取过驱动为0.4V。

IDS5＝120μA，得到W5＝18μm，因此有W7＝k2/k1×W7＝36μm。

从而得到（W/L）3,4＝10/1.2，（W/L）6＝240/1.2，（W/L）5＝18/0.8，（W/L）7＝36/0.8。

7：

计算M8,9、M10,11、M12、M13的宽长比和RB的阻值。

要满足式（2.39），同时取（W/L）12＝4（W/L）13。

IDS13＝10μA，由式（2.44）和VDSAT13＝VDSAT13＝0.125V得RB＝6.25k。

取L13＝L6＝1.2μm，得（W/L）13＝（W/L）6/k2＝10μm/1.2μm。

也得到（W/L）12＝40μm/1.2μm，取（W/L）10＝（W/L）11＝（W/L）13＝10μm/1.2μm。

取L8,9＝L7＝0.8μm，得（W/L）8,9＝1/k2*（W/L）7＝1.5μm/0.8μm。

8：

计算M14的宽长比。

由式取这个比例为3.7，得到（W/L）14＝65μm/1.2μm。

最终得到的器件参数如下

M1140/0.8M91.5/0.8

M2140/0.8M1010/1.2

M360/1.2M1110/1.2

M460/1.2M1240/1.2

M518/0.8M1310/1.2

M6240/1.2M1465/1.2

M736/0.8Cc1.8pF

M81.5/0.8RB6.25kΩ

注意这里有几个关系式要保证严格成立，即式（2.39）和式（3.7）。

至此，完成了电路中各器件参数的手工计算。

三：

设计运放的性能指标。

运放性能指标：

性能

单位

数值

小信号低频电压增益（DCGain）

dB

83.75

单位增益带宽（Unit-GainBandwidth）

MHz

94

相位裕度（PhaseMargin）

度

61

转换速率（SlewRate）

V/μS

30.5

建立时间1%（SettlingTime）

ns

52

共模抑制比（CommonModeRejectionRatio）

dB

85.5

电源电压（PowerSupply）

V

2

输入共模围（InputCommonModeRange）

V

0.1~1.9

电压输出围（OutputRange）

V

0.02~1.95

负载电容（LoadCapacitance）

pF

3

功耗（PowerConsumption）

mW

0.640

电源电压抑制比（PowerSupplyRejectionRange）

dB

12

运放性能指标解释：

（1）小信号低频电压增益：

运放在小信号低频输入信号状态下的电压放大倍数。

（2）单位增益带宽：

运放在开环状态下，当放大倍数为0dB时的频率围。

（3）相位裕度：

运放在开环状态下，当放大倍数为0dB时所对应的相位和180度的差值。

（4）转换速率：

运放在开环状态，输入信号为大信号激励条件下，运放由非线性进入线性所需要的时间。

（5）建立时间（1%）：

运放在开环状态下，输入信号为大信号激励，运放由进入线性的开始点到输出稳定到稳定值的（1%）围所需要的时间。

（6）共模抑制比：

运放在开环状态下，对共模信号或共模噪声的抑制能力，其表达式为

（7）电源电压:

提供给运放的工作电压。

（8）输入共模围:

运放在开环状态下允许的输入共模电压围。

（9）输出围:

运放在开环状态下，输出电压能够达到的最大围。

（10）负载电容:

运放在开环状态下，所能带动的最大电容负载。

（11）功耗:

运放在开环状态下允许消耗的最大静态功耗。

（12）电源电压抑制比:

运放在开环状态下对电源电压波动或电源电压噪声的抑制能力。

四：

运算放大器的仿真结果与分析

本次二级运算放大器的设计采用华润上华.18工艺，电压采用2V。

顶层文件电路图:

1:

运放的小信号相频和幅频特性（AC）

运放的小信号相频和幅频特性是仿真运放的开环小信号放大倍数与其相位随频率的变化趋势，从而得到运放的相位裕度和单位增益带宽指标，并进一步鉴别运放的放大能力、稳定性和工作带宽。

运放的输出端接3pF的负载电容，电源电压为2V，共模输入电压为1V，差模输入幅度为1V的交流信号，即两输入端的输入交流信号相位相反。

做交流小信号分析，可以得到运放的小信号相频和幅频特性如图所示。

从仿真结果可以看出，运放采用RC补偿，在满足单位增益带宽的同时，能很好的调节相位裕度。

测试电路图：

仿真图：

从AC仿真图可以看出：

该运放增益为83.75dB,单位增益带宽为94.14M。

从图可知，该运放相位裕度为：

-119+180=61度。

2：

运放的转换速率分析（SR）

运放的转换速率是分析运放在大信号作用下的反应速度。

仿真运放的转换速率可将运放的输出端和反相输入端相连构成单位增益结构。

运放的同相输入端输入0V到2V的阶跃信号，利用仿真软件对该电路做瞬态分析得到的输出波形。

测试电路图：

仿真图：

从仿真波形得到：

在输出上升曲线的10%和90%处，其电压分别为0.20254V和1.80029V；时间分别为2.00613us和2.0586us。

运放的转换速率SR=（1.80029V-0.20254V）/（2.0586us—2.00613us）=30.47V/μs。

3：

运放的共模抑制比分析（CMRR）

运放的共模抑制比是测试运放对共模信号的抑制能力。

仿真方法是在运放的开环状态下，在运放的同相和反相输入端同时加入一个幅度为1V的交流小信号源，对电路进行交流小信号分析。

测试电路图：

仿真图：

从仿真结果可得，运放的低频共模电压增益为-1.73103dB。

因为运放的共模抑制比（dB单位）等于其差模电压增益（dB）减去共模电压增益（dB），差模电压增益是83.7589dB，所以运放的共模抑制比近似为：

83.7589dB-（-1.73103dB）=85.4899dB。

4:

运放的电源电压抑制比分析（PSRR）

运放的电源电压抑制比是测试运放的抗电源电压波动或噪声能力。

仿真运放的电源抑制比的方法：

将运放接成单位增益结构，运放的正输入端设置1V的直流电压，在2V的运放供电电源串联一个1V的交流小信号源。

测试电路：

仿真图：

通过交流小信号分析得到运放的电源抑制比特性曲线如图，所以运放的电源抑制比为-11.34dB。

5：

运放的静态功耗

运放的静