计算机组成原理机考试题库.docx

资源描述

计算机组成原理机考试题库.docx

《计算机组成原理机考试题库.docx》由会员分享，可在线阅读，更多相关《计算机组成原理机考试题库.docx（43页珍藏版）》请在冰豆网上搜索。

计算机组成原理机考试题库.docx

计算机组成原理机考试题库

试卷1通用寄存器考试（本题需要搭接线）

题目：

分别向CX，DX写入两个数，并读出

一、考试原理

考试中所用的通用寄存器数据通路如下图所示。

由四片8位字长的74LS574组成CX（R1R0）、DX（R3R2）通用寄存器组。

图中X2X1X0定义输出选通使能，SI、XP控制位为源选通选择。

RXW为寄存器数据写入使能，OP、DI为目的寄存器选择。

DRCK信号为寄存器写脉冲，下降沿有效。

准双向I/O输入输出端口用于置数操作，经2片74LS245三态门与数据总线相连。

图2-3-3通用寄存器数据通路

二、考试内容

1.考试连线

连线

信号孔

接入孔

作用

有效电平

DRCK

CLOCK

单元手动考试状态的时钟来源

下降沿打入

K6（M6）

总线字长：

1=16位字操作，0=8位字节操作

K10（M10）

源部件定义译码端X2

三八译码

八中选一

K9（M9）

源部件定义译码端X1

K8（M8）

源部件定义译码端X0

K19（M19）

源寄存器编址：

1=CX，0=DX，定义到M19

K7（M7）

源寄存器奇偶位：

1=偶寻址，0=奇寻址

RXW

K18（M18）

寄存器写使能，本例定义到M18位

高电平有效

K17（K17）

目标寄存器编址：

1=CX，0=DX，定义到M17

K16（M16）

目标寄存器奇偶位：

1=偶寻址，0=奇寻址

2.寄存器的读写操作

1目的通路

当RXW=1时，由DI、OP编码产生目的寄存器地址，详见下表。

表2.3.5通用寄存器“手动／搭接”目的编码

目标使能

通用寄存器目的编址

功能说明

RXW

DRCK

↓

CX字写

↓

CL（R0）偶字节写

↓

CH（R1）奇字节写

↓

DX字写

↓

DL（R2）偶字节写

↓

DH（R2）奇字节写

表2.3.6源与目的寻址编码表

总线源编码

在线态目的编码

M10

功能

M19

M18

M17

功能

禁止

ALU

MAR

IOR

MRD

XRD

IOW

RRD

XWR

RWR

2CX、DX寄存器的写入

通过“I/O输入输出单元”向CX、DX分别置数1122h、3344h，操作步骤如下：

3源通路

当X2X1X0=110时，由SI、XP编码产生源寄存器，详见下表。

表2.3.7通用寄存器“手动／搭接”源编码

源使能

通用寄存器源编址

功能说明

CX字读

CL（R0）偶字节读

CH（R1）奇字节读

DX字读

DL（R2）偶字节读

DH（R2）奇字节读

4CX、DX寄存器的读出

关闭CX、DX写使能，令RXW（K18）=0，按下流程分别读CX、DX。

三、评分标准

1、“手动+在线”环境设置正确20分

2、AX、BX、CX、DX每个数据正确各20分

试卷二运算器（调试）

题目：

把两个数分别送AX和BX，然后对AX和BX进行加减操作

一、考试要求

完成算术运算考试，熟悉ALU运算控制位的运用。

二、考试原理

考试中所用的运算器数据通路如图2-3-1所示。

ALU运算器由CPLD描述。

运算器的输出经过2片74LS245三态门与数据总线相连，2个运算寄存器AX、BX的数据输入端分别由4个74LS574锁存器锁存，锁存器的输入端与数据总线相连，准双向I/O输入输出端口用来给出参与运算的数据，经2片74LS245三态门与数据总线相连。

图2-3-1　运算器数据通路

图2-3-1中，AXW、BXW在“搭接态”由考试连接对应的二进制开关控制，“1”有效，通过【单拍】按钮产生的负脉冲把总线上的数据打入，实现AXW、BXW写入操作。

三、运算器功能编码

表2.3.1ALU运算器编码表

算术运算

逻辑运算

M15

M13

M12

M11

功能

M15

M13

M12

M11

功能

A+1

A—B

A&B

A+B

A#B

RRC

A=0

RLC

A-1

A—B—C

A+B+C

四、考试连线

K23~K0置“0”，灭M23~M0控位显示灯。

然后按下表要求“搭接”部件控制电路。

连线

信号孔

接入孔

作用

有效电平

DRCK

CLOCK

单元手动考试状态的时钟来源

下降沿打入

K6（M6）

总线字长：

1=16位字操作，0=8位字节操作

K7（M7）

源部件奇偶标志：

1=偶寻址，0=奇寻址

K10（M10）

源部件定义译码端X2

三八译码

八中选一

K9（M9）

源部件定义译码端X1

K8（M8）

源部件定义译码端X0

K15（M15）

运算控制位：

1=算术运算，0=逻辑运算

K13（M13）

运算状态位S2

K12（M12）

运算状态位S1

K11（M11）

运算状态位S0

K16（M16）

目标部件奇偶标志：

1=偶寻址，0=奇寻址

AXW

K17（M17）

AX运算寄存器写使能，本例定义到M17位

高电平有效

BXW

K18（M18）

BX运算寄存器写使能，本例定义到M18位

高电平有效

五、　算术运算

1.字算术运算

（1）字写操作

通过I/O单元“S15~S0”开关向累加器AX和暂存器BX置数，操作步骤如下：

（2）字读操作

关闭AX、BX写使能，按下流程分别读AX、BX。

（3）字加法与减法运算

令MS2S1S0（K15K13K12K11=1011），FUN及总线单元显示AX＋BX的结果。

令MS2S1S0（K15K13K12K11=1010），FUN及总线单元显示AX－BX的结果。

六、评分标准

1、连线正确20分

2、设置在”手动”+”搭接”正确20分

2、结果正确60分

试卷3存储器读写考试（本题需要搭接线）

题目：

根据表2.3.8完成对存储器的读写操作

一、考试要求

按照考试步骤完成考试项目，掌握存储部件在原理计算机中的运用。

二、考试原理

存储器是计算机的存储部件，用于存放程序和数据。

存储器是计算机信息存储的核心，是计算机必不可少的部件之一，计算机就是按存放在存储器中的程序自动有序不间断地进行工作。

本系统从提高存储器存储信息效率的角度设计数据通路，按现代计算机中最为典型的分段存储理念把存储器组织划分为程序段、数据段等，由此派生了数据总线（DBUS）、指令总线（IBUS）、微总线（mBUS）等与现代计算机设计规范相吻合的考试环境。

考试所用的存储器电路原理如图2-3-10所示，该存储器组织由二片6116构成具有奇偶概念的十六位信息存储体系，该存储体系AddBus由PC指针和AR指针分时提供，E/M控位为“0”时选通PC，反之选通AR。

该存储体系可随机定义总线宽度，动态变更总线结构，把我们的教学考试提高到能与现代计算机设计规范相匹配与接轨的层面。

图2-3-10存储器数据通路

三、存储器分类与寻址

1.存储器组织分类表

本系统主存储器由两个部分组成，详见下表：

分类

存储容量

寻址范围

程序段

0~7FFh

数据段

0~7FFh

2.程数存储器源与目的寻址

表2.3.8

程序段与数据段源寻址

程序段与数据段目的寻址

源使能

源编址

注释

目的编址

注释

E/M

MWR

E/M

程序段字读

程序段字写

程序段偶读

程序段偶写

程序段奇读

程序段奇写

数据段字读

数据段字写

数据段偶读

数据段偶写

数据段奇读

数据段奇写

注：

在【单拍】按钮下降沿写入

四、考试内容

1.考试连线

连线

信号孔

接入孔

作用

有效电平

DRCK

CLOCK

单元手动考试状态的时钟来源

下降沿打入

K6（M6）

总线字长：

1=16位字操作，0=8位字节操作

K7（M7）

源部件奇偶标志：

1=偶寻址，0=奇寻址

K10（M10）

源部件定义译码端X2

三八译码

八中选一

K9（M9）

源部件定义译码端X1

K8（M8）

源部件定义译码端X0

E/M

K23（M23）

存储器地址段定义：

1=AR指针，0=PC指针

MWR

K21（M21）

存储器写使能：

1=存储器写

LDAR

K17（M17）

AR地址寄存器写使能

高电平有效

LDPC

K22（M22）

PC装载与PC+1

高电平有效

2.存储器数据段读写操作

（1）数据段写操作（字）

在进行数据存储器字操作时，地址线A0必须为0（偶地址）。

向数据段的0000~0005h存储单元写入112233445566一串数据，以0000h地址单元写入数据1122h为例表述操作流程。

按照上述操作流程完成0002~0005h单元分别写入33445566的操作。

（2）数据段读操作（字）

依次读出数据段0~0005h单元的内容，这里以0000h地址单元读出为例阐述操作流程。

执行上述流程总线单元应显示1122h，若正确可按上述流程读出0002~0005h单元的内容。

3.存储器程序段读写操作

（1）程序段字节写操作

1计算机规范的取指操作均以字节为单位。

所以本考试以字节操作方式展开。

程序段写入必须从定义地址入手，然后再进入程序存储器的写入。

2PC指针是带预置加法计数器，因此在输入起始地址后一旦后续地址为PC+1的话就不需重装PC，用PC+1指令完成下续地址的读写操作。

3PC地址装载写入与PC+1写入流程

按照上述PC装载写入与PC+1写入的流程分别对0000~0003h写入12345678。

（2）程序段字节读操作

PC地址装载读出及PC+1读出流程

按照上述PC装载读出与PC+1读出的流程分别读出0000~0003h单元内容，应为12345678h。

五、评分标准

1、数据段读写操作40分

2、程序段读写操作40分

3、手动+在线设置20分

试卷4逻辑运算器考试（本题需要搭接线）

一、考试目的

掌握十六位机字与字节运算的数据传输格式，验证运算功能发生器及进位控制的组合功能。

二、考试要求

完成算术、逻辑、移位运算考试，熟悉ALU运算控制位的运用。

三、考试原理

考试中所用的运算器数据通路如图2-3-1所示。

ALU运算器由CPLD描述。

图2-3-1运算器数据通路

四、运算器功能编码

表2.3.1ALU运算器编码表

算术运算

逻辑运算

M15

M13

M12

M11

功能

M15

M13

M12

M11

功能

A+1

A—B

A&B

A+B

A#B

RRC

A=0

RLC

A-1

A—B—C

A+B+C

五、考试连线

K23~K0置“0”，灭M23~M0控位显示灯。

然后按下表要求“搭接”部件控制电路。

连线

信号孔

接入孔

作用

有效电平

DRCK

CLOCK

单元手动考试状态的时钟来源

下降沿打入

K6（M6）

总线字长：

1=16位字操作，0=8位字节操作

K7（M7）

源部件奇偶标志：

1=偶寻址，0=奇寻址

K10（M10）

源部件定义译码端X2

三八译码

八中选一

K9（M9）

源部件定义译码端X1

K8（M8）

源部件定义译码端X0

K15（M15）

运算控制位：

1=算术运算，0=逻辑运算

K13（M13）

运算状态位S2

K12（M12）

运算状态位S1

K11（M11）

运算状态位S0

K16（M16）

目标部件奇偶标志：

1=偶寻址，0=奇寻址

AXW

K17（M17）

AX运算寄存器写使能，本例定义到M17位

高电平有效

BXW

K18（M18）

BX运算寄存器写使能，本例定义到M18位

高电平有效

六、逻辑运算

1.字逻辑运算

（1）字写操作（置数操作）

通过I/O单元“S15~S0”开关向累加器AX和暂存器BX置数，操作步骤如下：

（2）字读操作（运算寄存器AX和BX内容送总线）

关闭AX、BX写使能，令K18=K17=“0”，按下流程分别读AX、BX。

（3）字逻辑运算

令MS2S1S0（K15K13~K11=0010），为逻辑与，FUN及总线显示AX逻辑与BX的结果。

令MS2S1S0（K15K13~K11=0011），为逻辑或，FUN及总线显示AX逻辑或BX的结果。

2.字节逻辑运算

（1）偶字节写操作（置数操作）

通过I/O单元“S15~S0”开关向累加器AL和暂存器BL置数，具体操作步骤如下：

（2）偶字节读操作（运算寄存器AL和BL内容送数据总线）

关闭AL、BL写使能，令K18=K17=0，按下流程分别读AL、BL。

1若运算控制位设为（MS2S1S0=0000）则FUN=AL，即AL内容送到数据总线。

2若运算控制位设为（MS2S1S0=0111）则FUN=BL，即BL内容送到数据总线。

（3）偶字节逻辑运算

令MS2S1S0（K15K13~K11=0010），为逻辑与，FUN及总线显示AL逻辑与BL的结果。

令MS2S1S0（K15K13~K11=0011），为逻辑或，FUN及总线显示AL逻辑或BL的结果。

（4）奇字节写操作（置数操作）

通过I/O单元“S15~S0”开关向累加器AH和暂存器BH置数，具体操作步骤如下：

（5）奇字节读操作（运算寄存器AH和BH内容送数据总线）

关闭AH、BH写使能，令K18=K17=1，按下流程分别读AH、BH。

1若运算控制位设为（MS2S1S0=0000）则FUN=AH，即AH内容送到数据总线。

2若运算控制位设为（MS2S1S0=0111）则FUN=BH，即BH内容送到数据总线。

（6）奇字节逻辑运算

令MS2S1S0（K15K13~K11=0010），为逻辑与，FUN及总线显示AH逻辑与BH的结果。

令MS2S1S0（K15K13~K11=0011），为逻辑或，FUN及总线显示AH逻辑或BH的结果。

七、评分标准

1、连线正确20分

2、设置在”手动”+”搭接”正确20分

2、结果正确60分

试卷5指令总线运用

题目：

完成对IR寄存器的写入操作

一、试卷目旳

1.熟悉和了解指令总线的数据通路与构成途径。

2.掌握指令部件的“取指”规则及地址段运用技巧。

二、试卷要求

通过指令部件试卷，建立“指令暂存”概念，领会“操作码段”和“操作数段”的用途。

三、试卷原理

指令总线（IBUS）作为传递指令信息的通道是连接指令部件的钮带，如图2-4-11所示，在取指操中指令信息由主存流向指令寄存器IR和指令译码器ID，若取操作数亦可经三态门流向数据总线，指令总线（IBUS）也是主存及IR与数据总线之间的互递通路，在主存读写周期与数据总线双向交換信息，在通用寄存器或内存寻址操作中透过数据总线单向传递地址信息。

四、数据通路

图2-4-11十六位指令总线数据通路

五、试题项目

1.指令寄存器IR

图2-4-11所示的IR框由2片74LS574锁存器构成16位指令寄存器，主要用于存放操作码与操作数，它的输入端经指令总线（IBUS）分别与主存和数据总线构成取数通路。

其锁存输出端编码产生通用寄存器地址，并指定由IR15~IR8提供内存地址。

2.指令编译器ID

图2-4-11所示的ID框由指令编译电路（CPLD）构成11位微地址寄存器，主要用于存放指令排序器所定义的指令起始微地址（亦可称为指令的微程序入口地址）。

ID的输入端经指令总线（IBUS）分别与主存和数据总线构成取数通路。

其三态输出端经微总线（μBUS）单向流入微程序计数器的输入端口，在时序电路的控制下形成与当前指令相对应的微程序入口地址。

指令排序格式

微总线

ud10

ud9

Ud8

ud7

ud6

ud5

ud4

ud3

ud2

ud1

ud0

指令总线

Id7

id6

id5

id4

id3

id2

id1

id0

由指令排序格式可知，本装置微控制器在“取指”时按“字节”排序，指令系统微程序入口地址的寻范围为600~7FFh，最多可支撑256条指令的微运行，其容纳率达通用计算机控制器的设计水准。

控制器支持指令的变长编码，在模型机的设计与实现中，可根据指令的容纳率动态编制与确定机器指令中操作码的长度（简称指令段）。

指令段通常存放在机器指令起始字节的高端。

在取指时用“与逻辑”保留指令段屏敝地址段，沿用上表指令排序格式产生指令系统的微程序入口地址。

例如设计一个八条以下的指令系统模型机，它的指令段长度为三位，存放在机器指令起始字节的“D7~D5”位置，参照上表形成下表：

三操作码指令排序格式

微总线

ud10

Ud9

ud8

ud7

ud6

Ud5

ud4

ud3

ud2

ud1

ud0

指令总线

id7

id6

id5

上表可产生7C0h、780h、740h、700h、6C0h、680h、640h、600h共八个微程序入口地址，分别对应机器指令的E0h、C0h、B0h、80h、60h、40h、20h、00h。

这里仅阐述了指令系统起始微入口的形成途径与排序格式，它的执行涉及微控制器原理，我们按排在微控制器试卷中进行。

3.操作码的定长控制表

控位

操作码长度

操作码位置

说明

K2（IR）

K0（Idz）

8位（字节）

IR7~IR0

通用编码

4位（半字节）

IR7~IR4

定长编码

4.指令寄存器的操作方法

1IR指令寄存器取指操作

目标部件定义

节拍

功能说明

K2（IR）

K21（MWR）

↑

打操作码

↑

打操作数

↑

DBUS→IR

说明：

“↑”表示上升沿有效

②指令寄存器写操作

目标部件定义

微控制位

功能说明

K2（IR）

K21（MWR）

K16（OP）

K6（W）

T4上升沿打入

IR字写

IRL偶字节写

IRH奇字节写

六、试卷示例

1、指令寄存器IR字打入

拨动“I/O输入输出单元”开关向指令寄存器IR置数，操作步骤如下：

2、指令寄存器IR偶字节打入

拨动“I/O输入输出单元”开关向指令寄存器IR置数，操作步骤如下：

3、指令寄存器IR奇字节打入

拨动“I/O输入输出单元”开关向指令寄存器IR置数，操作步骤如下：

4、指令寄存器IR取指与散转

以PC为地址，向程序存储器EM存放指令码，通过内部指令总线将指令码打入指令寄存器，实现指令码的散转。

机器指令写入成功后，令K23~K0为“1”，灭M23~M0控位显示灯。

然后令K2=0，点亮M2控位显示灯，按【单拍】按钮执行取指微操作，把指令码20h打入ID指令译码器，μPC自动转入机器指令“20h”的微入口地址640h，ID按下

展开阅读全文