数字电子钟实习报告.docx

数字电子钟实习报告.docx

《数字电子钟实习报告.docx》由会员分享，可在线阅读，更多相关《数字电子钟实习报告.docx（16页珍藏版）》请在冰豆网上搜索。

数字电子钟实习报告

CHANGSHAUNIVERSITYOFSCIENCE&TECHNOLOGY

电子技术课程实习

题目：

电子技术课程实习

数字电子时钟的设计

学生姓名：

杨波

学号：

200984250217

班级

:

09-02

专业：

电子信息工程

指导教师：

徐理英

2011年12月

1实习目的

掌握组合逻辑电路、时序逻辑电路及数字逻辑电路系统的设计、安装、测试方法；

进一步巩固所学的理论知识，提高运用所学知识和解决实际问题的能力；

提高电路布局、布线及检查和排除故障的能力；

此次实习是设计数字电子时钟，为了了解数字电子时钟的原理，掌握数字钟的设计方法，熟悉集成电路的使用方法。

从而学会制作数字电子时钟。

而且通过数字电子钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法，再通过使用Multisim制作电路，进行仿真验收。

实际应用能力，独立完整地设计出具有一定功能的电子电路。

且由于数字电子时钟包括组合逻辑电路和时序逻辑电路，通过这次的实习可以进一步学习和掌握各种组合逻辑电路与时序电路的功能和使用方法。

为以后单片机的学习和应用打下基础。

2实习内容

2.1实习设计

2.1.1实习设计题目描述和要求

⑴设计一个有“时”、“分”、“秒”（24小时59分59秒）显示。

⑵有时间设置，时间清零（复位），时间修改，停止等功能。

⑶选做：

整点报时，星期显示

⑷用555定时器设计一个秒钟脉冲发生器，输入1HZ的时钟信号。

⑸用同步十进制集成计数器74LS160设计一个分秒钟计数器，即六十进制计数器。

⑹用同步十进制集成计数器74LS160设计一个24小时计数器。

⑺译码显示电路显示时间。

⑻用中小规模集成电路组成电子钟，并用Multisim进行操作，调试，仿真。

2.1.2可行方案

方案一

⑴采用晶体振荡器

晶体振荡器电路给数字钟提供一个频率稳定准确的32768HZ的方波信号，可保证数字钟的走时准确及稳定。

⑵用CD4060和D触发器作分频器

数字钟的晶体振荡器输出频率较高，为了得到1Hz的秒信号输入，要对振荡器的输出信号进行分频。

CD4060在数字集成电路中可实现的分频次数最高，而且CD4060还包含振荡电路所需的非门，使用更为方便。

CD4060计数为14级2进制计数器，可以将32768HZ的信号分频为2HZ，其次CD4060的时钟输入端两个串接的非门，因此可以直接实现振荡和分频的功能。

D触发器是构成二分频的计数器，这样就得到了1HZ秒脉冲信号。

⑶采用74Ls160做计时器

方案二:

⑴采用555构成的多偕振荡电路

振荡器电路选用555构成的多偕振荡器，设振荡频率f=1000HZ，其中

的电位器可以微调振荡器的输出频率。

⑵用74LS90作分频器

通常实现分频器的电路是计数器电路，一般采用多级10进制计数器来实现。

分频器的功能有两个：

一是产生标准秒脉冲信号；二是提供功能扩展电路所需的信号。

选用中规模集成电路74LS90可以完成以上功能。

如图所示，将3片74LS90级联，每片为1/10分频，三片级联正好获得1HZ的标准秒脉冲。

⑶采用74LS90做计时器

方案对比：

秒信号发生器是数字电子钟的核心部分，它的精度和稳度决定了数字钟的质量，而由于用555组成的频率发生器电路不稳定，而相对方案一而言，电路较为复杂，所以我们采用方案一：

二十四进制电路和六十进制电路都是用两个74LS160组，七进制电路同样用一个74LS160，输入方波信号是用晶体振荡器提供，译码驱动器是用CD4511。

分频器采用一片CD4060和一片74LS90组成，分频后输出1Hz的方波信号。

秒、分、时分别为60、60和24进制计数器。

秒、分均为60进制，显示为00～59，他们的个位为十进制，十位为六进制。

分秒功能的实现：

用两片74LS160组成60进制递增计数器。

时为二十四进制计数器，显示为00～23，个位仍为十进制，而十位为三进制，但当十进制计数到2，个位计数到4是清零，就是二十四进制。

时功能的实现用两片74LS160组成24进制递增计数器。

星期为七进制递增计数器，即1～7，当显示为7时，时的进位作为星期显示的进位信号，使星期至数到1，实现一个循环，用一个74LS160构成7进制可以实现。

时间清零（复位）的实现是通过74LS160芯片的强制清零端R非实现，正常计数时，R非接高电平。

需要复位时，R非接低电平，通过7个与门可以实现。

校时电路通过开关和与门实现，需要校时分钟时，通过开关断开秒钟传递过来的进位信号。

再由另外的开关的接与断，直接加高电平信号（+5V）作为74LS160的计数信号，缺陷是只能实现递增的校时。

信号的产生由555定时器构成施密特触发器实现脉冲发生器，输入1HZ的时钟信号时钟的秒信号。

2.2数字电子钟的组成

2.2.1数字电子钟的基本逻辑功能框图

2.2.2秒信号发生器

秒信号发生器主要有晶体振荡器和分频器电路组成。

⑴晶体振荡器电路

晶体振荡器电路给数字电路提供了一个频率准确的32768HZ的方波信号，可保证数字电子钟的走时准确及稳定，不管是指针式的电子钟还是数字显示的电子钟都使用晶体振荡器电路。

⑵分频器电路

分频器电路将32768HZ的高频方波信号经32768（215）次分频后得到1HZ的方波信号供秒计数器进行计数。

分频器实际上也是计数器。

分频器主要是由CD4060和触发器组成。

CD4060由一振荡器和14级二进制串行计数器位组成，振荡器的结构可以是RC或晶振电路，CR为高电平时，计数器清零且振荡器使用无效。

所有的计数器位均为主从触发器。

在CP1（和CP0）的下降沿计数器以二进制进行计数。

在时钟脉冲线上使用斯密特触发器对时钟上升和下降时间无限制。

故分频器中的触发器只需是二分频的就行了，这里使用的是用Ｄ触发器构成的T’触发器。

2.2.3时、分、秒计数电路

时、分、秒计数器电路由秒个位和秒十位，分个位和分十位及时个位和时十位计数器电路构成，其中秒个位和秒十位计数器，分个位和分十位计数器为60进制计数器，而时个位和时十位为24进制计数器。

2.2.4译码显示电路

⑴译码驱动电路

译码驱动电路将计数器输出的8421BCD码转换为数码管需要的逻辑状态，并且为保证数码管正常工作提供足够的工作电路。

⑵数码管电路

数码管通常有发光二极管（LED）数码管和液晶（LCD）数码管，本设计提供的为LED数码管，共阴极。

在每两个数码管之间接入一个大约500Ω的电阻来限制数码管的电流来保护数码管。

2.2.5校时电路

通过开关，触发器，逻辑门组成的校时电路来校时。

校时电路时用来对“时”、“分”显示数字进行校对调整的。

校时时断开了前后的时钟进位信号。

2.2.6整点报时电路

通过灯，逻辑门组成的正点报时电路来报时。

整点报时电路时根据计时系统的输出状态产生一脉冲信号，此信号为高电平时，输入使灯亮。

低电平时不亮。

2.2.7清零电路

通过开关，电源，逻辑门等组成的清零电路对电路整体清零。

整体清零电路是根据74LS160计数器在2,3脚均为1时清零的特点用电源，开关和逻辑门组成的清零电路对“时”、“分”、“秒”、“星期”显示数字清零。

2.2.8星期显示电路

通过计数器，逻辑门构成的七进制循环实现星期显示。

小时的十位进位信号作为星期的计数器工作CLK信号，来一个脉冲，就会使星期计数器加一，当加到七时，再来一个进位信号，则利用同步制数的方式使星期计数器制数为一。

实现循环。

缺点是，当电路刚开始工作时，星期显示为0，必须进行人工的校时。

2.3数字电子钟的设计

2.3.1秒信号发生器的设计及改进

产生秒信号可以用晶体振荡电路实现和用555电路构成的1KZ多谐振荡器。

石英晶体振荡器的特点是振荡频率准确、电路简单、频率易调整。

它还具有压电效应，在晶体某一个方向加一电场，则在与此垂直的方向上产生机械振动，有了机械振动，就会在相应的垂直面上产生电场，从而机械振动和电场互为因果。

这种循环过程一直持续到晶体的机械强度停止时，才达到最后的稳定，这就是压电谐振的频率即为晶体振荡器的固有频率。

利用两个非门G1，G2自我反馈使他们工作在线性状态，然后利用石英晶体JU来控制振荡频率，同时利用电容C1来作为两个非门之间的耦合，两个非门输入和输出之间并接的电阻R1，R2作为负反馈元件用，由于反馈电阻很小，可以近视认为非门的输出输入压降相等。

电容C2是为了防止寄生振荡。

频率是32768HZ，把石英晶体串接人非门1、2组成的振荡反馈电路中，非门3是振荡整形缓冲级。

凭借与石英晶体串联的微调电容，对振荡器频率做微量调节。

如图

（1）所示

图1晶体振荡器电路

一般来说，振荡器的频率越高，计时精度越高，但耗电量将增大。

如果精度要求不高，也可以采用由集成电路定时器555与RC组成的多谐振荡器。

用晶体振荡器产生的信号稳定而且为标准的矩形波信号，由实验分析得到的结论是：

晶体振荡器产生的信号频率过高，用多级7490N分频器得不到标准的秒信号，故这种方案不可行。

用555电路构成的1KZ多谐振荡器，调节电阻可以实现改变输出信号频率。

74LS160是二、五、十进制同步加法器，用三片74LS160构成三级十分频器，将1KZ矩形波分频得到1HZ基准秒计时信号。

如图

（2）所示

图2555分频电路

2.3.2计数电路的设计

由6个74LS160计数器组成的时分秒的计数电路，74LS90是4位二进制同步加计数器，它的设置为多片集成计数器的级联提供方便。

它具有异步清零，同步并行置数，保持和计数的功能。

⑴六十进制计数器

秒计数和分计数单元为60进制计数器，其输出为8421BCD码。

采用十进制计数器74LS90来实现时间计数单元的计数功能。

由图可知，74LS90为异步清零计数器，有异步清零端2,3脚（高电平有效）。

秒个位计数单元为10进制计数器，无需进制转换，当QAQBQCQD变成1010时，通过与非门把它的清零端变成０，计数器的输出被置零，跳过1010到1111的状态，又从0000开始，如此重复。

秒十位计数单元为6进制，当QAQBQCQD变成0110时，通过与非门把它的清零端变成０，计数器的输出被置零，跳过0110到1111的状态，又从0000开始，如此重复，十位和个位合起来就是60进制。

同时秒十位上的0110时，要把进位信号传输给“分”个位的计数单元。

分的个位和十位计数单元的状态转换和秒的是一样的，只是它要把进位信号传输给时的个位计数单元，电路图如图（3）、（4）所示

图3秒计数器

图4分计数器

⑵二十四进制计数器

时计数单元为24进制计数器，其输出为8421BCD码。

采用十进制计数器74LS90来实现时间计数单元的计数功能。

当“时”十位的QAQBQCQD为0000或0001时，“时”的个位计数单元是十进制计数器，当个位的QAQBQCQD到1010时，通过与非门使得个位74LS90上的清零端为０，则计数器的输出直接置零，从0000开始。

当十位的QAQBQCQD为0010时，通过与非门使得该74LS90的清零端为０，“时”的十位又重新从0000开始，此时的个位计数单元变成4进制，即当个位计数单元的QAQBQCQD为0100时，就要又从0000开始计数，这样就实现了“时”24进制的计数。

如图（5）所示

图5时计数器

2.3.3译码显示电路

一般译码显示电路由译码管和显示器组成，其基本原理：

⑴显示器原理（数码管）

数码管是数码显示器的俗称。

常用的数码显示管有半导体数码管，荧光数码管，辉光数码管和液晶显示器等。

⑵译码原理

译码是编码的逆过程。

它将编码时赋予代码的含义“翻译”过来。

实现译码的逻辑电路成为译码器。

译码器输出与输入代码有唯一的对应关系。

74LS47是输出低电平有效的七段字形译码器，它在这里与数码管配合使用。

为了方便，在Multisim中使用的是四输入显示译码器DCO-HEX-ORANGE。

如图（6）所示

图6显示电路

2.3.4校时电路的设计

数字钟应具有分校正和时校正功能，因此，应截断分个位和时个位的直接计数通路，并采用正常计时信号与校正信号可以随时切换的电路接入其中。

开关打向下时，校正信号和0相与的输出为0，而开关的另一端接高电平，校时信号可以顺利通过接通，电路处于校时状态；开关打向上时，情况正好相反，电路处于正常工作状态，如图（7）所示

图7校时电路

2.3.5整点报时电路的设计

电路应在正点前10秒钟内开始整点报时，即当时间在59分50秒到59分59秒期间内，理论上用蜂鸣器响一秒停一秒的响五次，报时电路控制报时信号。

但实际上只能用灯的亮灭来显示整点报时。

当时间在59分50秒到59分59秒期间时，分十位、分个位和秒十位均保持不变，分别为5、9和5，因此可将分计数器十位的QＣ和QＡ、个位的QＤ和QＡ，秒计数器十位的QＣ和QA和秒个位的反相相与，从而产生报时控制信号。

输出的信号端子通过与门接到灯的一端，另一端接到地。

当出现高电平时，使灯亮。

出现低电平灯不亮，这样就实现了整点报时的功能。

如图（8）所示

图8整点报时电路

2.3.6清零电路的设计

电路模块图如图（9）所示

图9清零电路

2.3.7星期显示电路

电路模块图如图（10）所示

图10星期显示模块

2.4设计、调试仿真要点

绘制数字电子钟时，注意，器件引线的连接一定要准确，不可以重叠，“悬空端”、“清0端”、“置1端”要正确连接。

在Multisim中，管脚的引线端高电平必须接+5V，低电平必须接地，悬空则视为无效。

调试、修改、仿真步骤和方法如下：

⑴可以先将系统划分为振荡器、计数器、分频器、译码显示等部分，对它们分别进行设计与调试，最后联合起来进行统一调试仿真。

⑵各部件设计安装完毕后，用示波器或频率计观察石英晶体振荡器的输出频率，看其是否为正常工作，频率是否达到要求。

⑶将晶振输出的脉冲信号送入分频器，用示波器或频率计观察分频器的输出频率是否达到设计要求。

⑷将频率为1Hz的标准秒脉冲信号分别送入“时“分”、“秒”计数器，检查各级计数器的工作状况。

⑸将合适的BCD码分别送入各级译码显示器的输入端，检查数码显示是否正确。

各部件调试正常后，进行组装联调仿真，检查校时电路是否可以实现快速校时。

清零电路是否统一清零。

通过利用校时电路快速将时间定到58分，然后看下一个进位到来时，即达到59分50秒时，看整点报时电路的灯是否亮了。

最后对系统进行微调。

⑹当分频器和计数器调试正常后，观察电子钟是否正常地工作。

2.5电路的仿真与调试过程

2.5.1仿真

在对电路图进行绘制时，可以通过对各个模块分别进行仿真，仿真成功了，就可以进行下一个模块绘制。

当出现错误的时候，也很容易改变。

如果将电路图全部绘制了再进行仿真的话，出现错误就会使整个电路图失去作用，很难找出错误，给我们带来了大量的工作量。

2.5.2调试仿真过程

⑴分模块调试，分成秒信号发生器电路，秒计数器和显示电路，分计数器和显示电路，时计数器和显示电路，星期计数器和显示电路，校时电路，整点报时电路，清零电路八大模块来调试。

⑵仿真调试，合理布局和布线。

尽量使绘制的电路图清晰，明了。

⑶仿真过程中如果出现故障，则不可以实现仿真。

我们需要认真仔细的查找错误，将其改正。

3实习心得体会

3.1实习出现的问题及解决

⑴电路进行设计的时候，由于对许多集成芯片都不是很熟悉，特别是CD4060，晶体振荡器和74LS08，就连平时常用的74LS74，74LS30都不能说出他们到底是什么集成芯片，导致设计的时候要经常翻阅资料，减慢了设计进程。

后来将每个芯片的管脚都写在同一张纸上，这样忘记了就可以随时看，对于设计有很大的帮助。

⑵本是打算用74LS193可加可减计数器来设计电子钟的，可是，有一个关键问题不能够很好的解决，就是从0变回9难以实现，所以我们后来决定放弃用193转而用74LS90来设计。

⑶当显示器正常的显示时，我们却发现了时计数上出现了20进制的问题，每到19就直接跳到00。

后来经过检查，发现原来我们的接线是完全没有错的，郁闷的是我们打印出来的电路图比之前仿真的多了一条线，就是这条线接入了74的反向输入端。

当我们将这条线拆下来后，我们的电子钟很好的实现它预期的功能。

⑷在实现星期计数器时，我们需要的是时计数器的十位为2，个位为3时产生同步制数信号，将时计数器的十位和个位同时清零，这样就实现了一个循环。

可是我们将时计数器的十位进位端子接到星期计数器的信号输入端CLK,当时出现23时，下一个进位信号不会使星期计数器计数，始终为零。

之后我们改进了，将时计数器的输出制数信号接到星期计数器的CLK，我们发现，星期计数器工作，但是在时钟为22时59分59秒的下一个信号到来时就会产生进位信号，时钟计数器还是继续计数，直到计数到24时制数为零。

也就是说我们实现的是一天23小时，这样就出现了很大的错误。

后来通过小组讨论，可以利用一个D触发器来增加一个小时进位信号，实现星期到小时是24的转换。

⑸在进行信号产生时，我们使用了晶体振荡器产出标准秒信号和555多谐振荡器产生标准秒信号时，发现利用晶体振荡器产生30MHZ的频率，利用74LS160分频器实现分频，要利用多级74LS160芯片来产生1HZ频率，我们用示波器测试时，第一级产生的频率为3MHZ，到第二级时，产生的频率明显偏小了，到了很多级以后，理论上产生1HZ频率，但实际上产生的频率却很小。

我们实现555多谐产生频率时，用示波器观察输出的不是标准的矩形波信号，所以在计数时显示器的变化时快时慢。

后来通过利用改进晶体振荡器，使产生的频率更接近标准秒信号。

⑹布局和布线时，由于版面设置过小，所以最后布局时，很多元器件都重叠了，很多线都看不清，查找错误时，很难找到错误。

所以我们就尽量减短导线的长度以增强美观。

⑺当我们以为将所有的元器件线都连接好的时候，进行仿真时，很惊讶地发现显示器一点反应都没有！

然而，我们就开始检查，竟然发现我们每个芯片的高低电平都没有接！

这么的粗心大意的，这是我们以后都必须注意的。

⑻在进行校时电路时我们使用的是利用开关的通断来控制。

如我们进行分钟校时，我们要利用开关来断开秒钟的进位信号和时钟的进位信号，通过直接在分的计数器CLK端加入高电平，实现分计数器的递增校时。

但当我们连接线路时，发现断开时钟的进位信号时，时钟和星期的数码显示器直接不工作。

实现分钟的校时后，如果接通分钟向时钟的进位信号，我们发现时钟还是不工作。

后来我们通过加人与门和或门来锁住时钟的信号，成功的实现校时电路。

3.2实习体会

大二的下学期和大三的上学期我们学习了模拟电子电路和数字电子电路，对电子技术有了一些初步了解，但那都是一些理论的东西。

通过这次对数字钟的设计与制作，让我们了解了电路的设计程序，也对数字钟的原理与设计理念有了一定的了解。

我们知道了如何设计出1HZ的信号，也对时分秒的设计有了一定的了解，并且知道在实际电路一般步骤为由数字钟系统组成框图按照信号的流向分级安装，逐级级联，这里的每一级是指组成数字钟的各功能电路。

级联时如果出现时序配合不同步，或尖峰脉冲干扰，引起逻辑混乱，可以增加多级逻辑门来延时。

对于整体的布局和布线，如果布局太乱的话会导致错误的检测仿真和影响美观，布线不合理的话，如果出现了错误，会很难找到出错的地方。

同时，在此次的数字钟设计过程中，我们更进一步地熟悉了芯片的结构及掌握了各芯片的工作原理和其具体的使用方法，也锻炼了自己独立思考问题的能力和通过查看相关资料来解决问题的习惯。

虽然这只是一次简单的课程设计，但通过这次课程设计我们了解了课程设计的一般步骤，和设计中应注意的问题。

设计本身并不是有很重要的意义，而是我们对待问题时的态度和处理事情的能力。

至于设计的成绩无须看的太过于重要，而是设计的过程，设计的思想和设计电路中的每一个环节，电路中各个部分的功能是如何实现的。

各个芯片能够完成什么样的功能，使用芯片时应该注意那些要点。

同一个电路可以用那些芯片实现，各个芯片实现同一个功能的区别。

设计的时候应该不怕麻烦，反复检测，步步检测，力求每一步都没有错误。

总的来说，我们在这次课程设计中加强了理论知识的学习和提高了动手能力和思考能力以及分析问题，解决问题的能力。

这次的实习对我们来说，是一个很大的难度。

怎么说了，对于我们大三的电子信息专业学生来说，我们都知道数电和模电是我们的必学知识，但直到大三了，我们根本没有使用过Multisim软件，不知道如何设计内容，如何完成单独的模块等。

而我们的任务是在两周内学会使用Multisim软件，单独设计数字电子钟并画出电路图，最后进行验收仿真。

这个确实挺有难度的。

大家开始都很难理解，甚至有的同学直接想过放弃。

但最后还是完成了，因为大家在一起通过相互鼓励，打气，遇到问题请教老师，同学之间相互讨论，上网查找资料等一些方法，最后大家还是坚持的做完了。

通过这次的实验让我们了解了团队合作的重要性，大家可以通过鼓励打气，做起事来起到事半功倍的效果。

通过这次的实习，我们大家都认识到了此次实习对我们的帮助，还让我们明白了一些道理，就是对自己有用的东西，我们要去自己学习，不要等着父母和老师来安排，到时候就什么都迟了。

还有就是艺多不伤身，我们这些人中还是有同学会的，比如一班的王晓旭。

他也是自学的，所以这次的实习对他只是让他熟悉软件而已，而且他还提高了自我的要求，他是完全自己设计电路，自己利用多种方法来完成对应的模块。

这是我们都没有做到的，但有人做到了，不是他比我们聪明，我们比他笨，而是我们在玩的时候，他用这个时间却在学习。

通过他的例子，我们能够明白，其实每个人都是一样的。

只是别人看得远，我们却只是看着今天，过了今天也算完成了任务。

通过这件事，让我们彻底的觉悟了，就因为这个，

通过这次的实习，我深刻的认识到了，理论知识和实践相结合是教学环节中的相当重要的一个环节，只有这样才能提高自己的操作能力，并且从中培养自己的独立思考、勇于克服困难的能力。

在此次实习中，负责我们组得是徐理英老师，她尽自己最大的能力把所知道的都交给我们，不光只有知识，还有为人处事的态度。

因为这周的实习是在冬天，天气很冷。

但每次迟到的都是我们学生，老师每次都是很早就道了，等着我们。

从这样的一件小事中，我们能够体会到老师的热情和对待我们的那种负责的态度，也让我醒悟了，我们马上就要出去工作了，如果我们还以我们现在的态度去对待工作的话，我们将会被这个社会所抛弃。

在我们设计过程中遇到问题时，我们先是独立思考，然后组员讨论，最后在请教老师，因为我们没有学过这个东西，所以免不了会有很多的问题，而每次请教徐老师，她总是在不胜其烦的教我们，甚至还在帮我们补习数电和模电知识。

在此，我谨向老师们说声：

“谢谢老师！

”。

是你们又让我学到了书本上学不到的东西，学到了对我一生有益的东西。

“学以致用”这句话是我们都体会到的道理。

“实习前的自大，实习时的迷惘，实习后的深思”是我们实习前后的总结。

有深思才有收获，有深思才有提高。

我也不会因为这次的实习的失误而感到懊悔，相反，我会以这次实习的教训而去要求自己，提高自己。

我才认为这是我最大的收获。

3.3实习建议

由于在实际接线中有着各种各样的条件制约着，在仿真中成功的电路接法，实际中因为芯片本身的特性而不一定能够成功。

例如我们在做振荡器和分频器时，我们首先是利用石英晶体振荡器来产生高频信号，然后利用5级7490N来实现分频产生1HZ的标准秒信号，但到最后我们还是没能实现，晶体振荡器可以产生30MHZ的频率，但7490N却不能实现分频，老师说是软件本身的问题，最后我们是利用74LS1