计算机组成原理复习资料大全.docx
《计算机组成原理复习资料大全.docx》由会员分享，可在线阅读，更多相关《计算机组成原理复习资料大全.docx（25页珍藏版）》请在冰豆网上搜索。
计算机组成原理复习资料大全
Chapter1计算机系统概述
一、计算机发展历程
第一代1946-1957数据处理机第二代1958-1964工业控制机第三代1965-1971中小型计算机第四代1972-1990微型计算机第五代单片计算机
二、计算机系统层次结构
冯·诺依曼机的主要设计思想：
采用存储程序的方式，编制好的程序和数据放在同意存储器中，计算机可以再无人干预的情况下自动完成逐条取出指令和执行指令的任务；在机器内部，指令和数据均以二进制码表示，指令在存储器中按执行顺序存放。
（存储程序并按地址顺序执行）
五层结构：
5高级语言级-编译程序4汇编语言级-汇编程序3操作系统级-操作系统2一般机器级-微程序1逻辑电路级-硬件执行
1．计算机硬件的基本组成
运算器“算盘”、存储器“记忆”、控制器“发号施令”、适配器“转换器”、总线和输入/输出设备。
存储程序并按地址顺序执行（冯·诺依曼计算机工作原理）
2．计算机软件的分类
①各种服务性程序②语言类程序③操作系统④数据库管理系统
3．计算机的工作过程
收集信息、处理与存储信息、输出信息
三、计算机的性能指标
吞吐量：
表征一台计算机在某一时间间隔内能够处理的信息量
响应时间：
表征从输入有效到系统产生响应之间的时间度量，用时间单位来度量
主频：
CPU的工作节拍受主时钟控制，主时钟不断产生固定频率的时钟，主时钟的频率f叫CPU的主频
CPU时钟周期：
主频的倒数称为CPU时钟周期T，T=1/f
CPI：
表示每条指令的周期数，即执行一条指令所需的平均时钟周期数。
CPI=执行某段程序所需的CPU时钟周期数/程序包含的指令条数
CPU执行时间：
表示CPU执行一般程序所占用的CPU时间。
CPU执行时间=CPU时钟周期数*CPU时钟周期
MIPS：
每秒百万指令数，即单位时间内执行的指令数。
MIPS=指令数/（程序执行时间*10^6）
MFLOPS：
每秒百万次浮点操作次数，用来衡量机器浮点操作的性能。
MFLOPS=程序中的浮点操作次数/（程序执行时间*10^6）
Chapter2数据的表示和运算
一、数制和编码
1．进位计数值及其相互转换
2．真值和机器数
原码与补码互相转换“正数不变，负数取反+1”移码1+0-符号位，数位
5．校验码
奇偶校验，只能检测出奇数个错误奇数1奇C=0，偶数1时偶C=0
二、定点数的表示和运算
1．定点数的表示
2．定点数的运算
加：
X补+Y补=[X+Y]补减：
[X-Y]补=X补+[-Y]补除：
恢复余数法&加减交替法
数的字长大于绝对值的现象叫做溢出。
两种检测方法：
第一种采用双符号位法“变形补码”00正11负01正溢出10负溢出。
另一种方法是单符号位法
三、浮点数的表示和运算
1．浮点数的表示
32位范围10^-38~10^38基数^因数.尾数。
32位1符号8阶码。
N=R^e.M，E是阶码，e=E-127
2．浮点数的加减运算
[1]0操作数检查[2]比较阶码大小完成对阶：
小阶向大阶看齐尾数右移，阶码双符号位，尾数单符号位[3]尾数求和运算[4]结果规格化[5]舍入处理[6]溢出处理
Chapter3内部存储器
一、存储器的分类
分类方法：
①存储介质：
半导体存储器和磁表面存储器②存取方式：
随机存储器和顺序存储器③存储内容可变性：
RAM和ROM④信息易失性：
易失性存储器&非⑤系统中的作用：
内部存储器和外部存储器；主存储器、高速缓冲存储器、辅助存储器、控制存储器。
二、存储器的层次化结构
1．高速缓冲存储器（cache）、主存储器、外存储器
2．主存储器的技术指标
存储容量：
指一个存储器中可以容纳的存储单元总数（1字节8位）
存取时间：
又称存取访问时间，是指一次读操作命令发出到该操作完成，将数据读出到数据总线上所经历的时间。
存储周期：
指连续启动两次读操作所需间隔的最小时间。
/ns
存储器带宽：
单位时间里存储器所存取的信息量。
位/s、字节/s
存取时间、存储周期、存储器带宽三个概念反应了主存的速度指标
三、半导体随机存取存储器
1．SRAM存储器的工作原理
用一个锁存器作为存储元。
只要直流供电电源一直夹在这个记忆电路上，它就无限期地保持记忆的1状态或0状态。
如果电源断电，那么存储的数据（1或0）就会丢失。
2．DRAM存储器的工作原理
读写周期、刷新周期、集中式刷新、异步式刷新
SRAM存储器的存储元是一个触发器，它具有两个稳定的状态。
而DRAM存储器的存储元是由一个MOS晶体管和电容器促成的记忆电路。
SRAM的优点是存取速度快，但存储容量不如DRAM大。
二者的优点是体积小，可靠性高，价格低廉，缺点是断电后不能保存信息。
只读存储器和闪存存储器正好弥补了它们的缺点，即使断电也仍然保存原先写入的数据。
特别是闪存存储器能提供高性能、低功耗、高可靠性以及移动性。
四、只读存储器
只读的意思是在它工作时只能读出，不能写入。
然而其中存储的原始数据，必须在它工作以前写入。
ROM分掩模ROM和可编程ROM两类，后者又分为一次性变成的PROM和多次变成的EPROM和E2PROM。
掩模ROM实际上是一个存储内容固定的ROM，由生产厂家提供产品。
EPROM叫做光擦除可编程可读存储器。
E2PROM也写成EEPROM，叫做电擦除可编程只读存储器。
FLASH存储器也翻译成闪存存储器，它是高密度非易失性的读写存储器。
基本操作：
编程读取擦除
五、主存储器与CPU的连接
六、双口RAM和多模块存储器
双端口存储器和多体交叉存储器，前者采用空间并行技术，后者采用时间并行技术。
当两个端口的地址不相同时，在两个端口上进行读写操作，一定不会发生冲突。
当两个端口同时存取存储器同一存储单元时，便发生读写冲突。
七、高速缓冲存储器（Cache）
命中率：
Nc表示cache完成存取的总次数，Nm表示主存完、成存取的总次数，h定义命中率，则h=Nc/（Nc+Nm）tc表示命中时的cache访问时间，tm表示未命中时的主存访问时间，1-h表示未命中率，则cache/主存系统的平均访问时间ta=htc+（1-h）tm设r=tm/tc表示主存慢于cache的倍率，e表示访问效率，则有e=tc/ta=1/（r+（1-r）h）
1．程序访问的局部性
程序的局部性原理，即程序的地址访问流有很强的时序相关性，未来的访问模式与最近已发生的访问模式相似。
根据这一局部性原理，把主存储器中访问概率最高的内容存放在Cache中，当CPU需要读取数据时就首先在Cache中查找是否有所需内容，如果有则直接从Cache中读取；若没有再从主存中读取该数据，然后同时送往CPU和Cache。
2．Cache的基本工作原理
当CPU读取主存中一个字时，便发出此字的内存地址到cache和主存。
此时cache控制逻辑依据地址判断此字当前是否在cache中：
若是，此字立即传送给CPU；若非，则用主存读周期把此字从主存读出送到CPU，与此同时，把含有这个字的整个数据块读出送到cache中。
分配给cache的地址存放在一个相联存储器CAM中，它是按内容寻址的存储器。
3．Cache和主存之间的映射方式
①全相联映射方式
②直接映射方式
③组相联映射方式
4．Cache中主存块的替换算法
①最不经常使用LFU算法
②近期最少使用LRU算法
③随即替换
5．Cache写策略
①写回法：
当CPU写cache命中时，只修改cache的内容，而不立即写入主存；只有当此行被换出时才写回主存。
②全写法：
当写cache命中时，cache与主存同时发生写修改，因而较好地维护了cache与主存内容的一致性。
③写一次法：
写命中与写未命中的处理方法与写回法基本相同，只是第一次写命中时要同时写入主存。
Chapter4指令系统
一、指令格式
指令是计算机执行的某种操作的命令。
一台计算机所有机器指令的集合，成为这台计算机的指令系统。
基本原则四个特性
1．指令的基本格式
指令格式是指令字用二进制代码表示的结构形式，通常由操作码字段和地址码字段组成。
操作码字段表征指令的操作特性与功能，而地址码字段通常指定参与操作的操作数地址。
2．定长操作码指令格式
指令格式的分析
二、指令的寻址方式
当采用地址指定方式时，形成操作数或指令地址的方式，称为寻址方式。
1．有效地址的概念
有效地址EA是一16位无符号数，表示操作数所在单元到段首的距离即逻辑地址的偏移地址。
当操作数是存放在存储器中时，存储器的存储单元的物理地址有两部分组成。
一部分是偏移地址；一部分是段地址。
在8086/8088的各种寻址方式中，寻找存储单元所需的偏移地址可由各种成分组成，称为有效地址，用EA表示。
可以通过存储器寻址方式获得有效地址.
2．数据寻址和指令寻址
形成指令地址的方式，称为指令寻址方式。
形成操作数地址的方式，称为数据寻址方式。
3．常见的寻址方式
指令的寻址方式：
顺序寻址方式、跳跃寻址方式。
操作数基本寻址方式：
隐含寻址、立即寻址、直接寻址EA=A、间接寻址EA=（A）、寄存器寻址EA=R、寄存器间接寻址RA=（R）、偏移寻址EA=A+（R）、段寻址方式、堆栈寻址
三、CISC和RISC的基本概念
CISC复杂指令系统计算机RISC精简指令系统计算机
RISC特点：
选取使用频率最高的一些简单指令，指令条数少；指令长度固定，指令格式种类少，寻址方式种类少；只有取数/存数指令访问存储器，其余指令的操作都在寄存器之间进行。
CISC特点：
指令心疼复杂庞大，指令数目一般多达2、3百条；寻址方式多；指令格式多；指令字长不固定；可访问指令不加限制；各种指令使用频率相差很大；各种指令执行时间相差很大。
Chapter5中央处理器（CPU）
一、CPU的功能和基本结构
功能：
指令控制、操作控制、时间控制、数据加工
组成：
运算器、cache、控制器
二、指令执行过程
取指令、分析指令、执行指令
取指令的任务是:
根据程序计数器PC中的值从程序存储器读出现行指令,送到指令寄存器.
分析指令阶段的任务是:
将指令寄存器中的指令操作码取出后进行译码,分析其指令性质。
计算机执行程序的过程实际上就是逐条指令地重复上述操作过程,直至遇到停机指令可循环等待指令。
三、数据通路的功能和基本结构
数据通路：
数据在功能部件之间传送的路径称为数据通路。
运算器与各寄存器之间的传送路径就是中央处理器内部数据通路。
“数据通路”描述了信息从什么地方开始，中间经过哪个寄存器或多路开关，最后传送到哪个寄存器，都要加以控制。
建立数据通路的任务，是由“操作控制部件”来完成。
数据通路的功能是实现CPU内部的运算器和寄存器以及寄存器之间的数据交换。
数据通路的基本结构主要有两种方式：
•CPU内部总线方式：
将所有的寄存器的输入端和输出端都连接到一条或多条公共的通路上，这种结构比较简单，但是数据传输存在较多的冲突现象，性能较低，如果连接各部件的总线只有一条，则称单总线结构；如果CPU中有两条或更多的总线，则构成双总线结构和多总线结构。
在双总线或多总线结构中，数据的传递可以同时进行。
•专用数据通路方式（不采用CPU内部总线方式）：
根据指令执行过程中的数据和地址的流动放心安排连接线路，避免使用共享的总线，性能比较高，但硬件量大。
四、控制器的功能和工作原理
1．硬布线控制器
由门电路和触发器构成的复杂属性逻辑网络
2．微程序控制器
主要由控制存储器、微指令寄存器和地址转移逻辑三大部分组成。
其中微指令寄存器分微地址寄存器和微命令寄存器两部分。
微命令：
控制部件通过控制线想执行部件发出各种控制命令。
微指令：
在机器一个CPU周期中，一组实现一定操作工呢的微命令的组合，构成一条微指令。
微程序：
一条极其指令的功能使用许多条微指令组成的序列来实现的，这个位置了序列通常叫做微程序。
微指令编码方法：
直接表示法、编码表示法、混合表示法
微地址的形成方法：
计数器方式、多路转移方式
五、指令流水线
1．指令流水线的基本概念
指指令步骤的并行。
将指令流的处理过程划分为取指令、译码、取操作数、执行、写回等几个并行处理的过程段。
2．超标量和动态流水线的基本概念
超标量流水线是pentuim系统结构的核心。
它由U和V两条指令流水线构成，每条流水线都有自己的ALU、地址生成线路、与数据cache的接口。
Chapter6总线
一、总线概述
1．总线的基本概念
总线是构成计算机系统的互联机构，是多个系统功能部件之间进行数据传送的公共道路。
2．总线的分类
1CPU内部链接各寄存器及运算部件之间的总线，称为内部总线
2CPU通计算机系统的其他高速功能部件，称系统总线
3中低速I/O设备之间互相连接的总线，称为I/O总线。
3．总线的组成及性能指标
分为四部分：
数据传送总线、仲裁总线、中断和同步总线、公用线
特性：
物理特性（总线的物理连接方式）、功能特性（总线中每一根线的功能）、电气特性（每一根线上信号的传递方向及有效电平范围）、时间特性（定义了每根线在什么时候有效）
二、总线仲裁
1．集中仲裁方式
集中式仲裁中每个功能模块有两条线连到总线控制器：
一条是送往仲裁器的总线请求信号线BR，一条是仲裁器送出的总线授权信号线BG。
分三种方式：
链式查询方式、计数器定时查询方式、独立请求方式
2．分布仲裁方式
分布式仲裁不需要集中的总线仲裁器，每个潜在的主方功能模块都有自己的仲裁号和仲裁器。
三、总线操作和定时
总线的传送过程：
请求总线、总线仲裁、寻址、信息传送、状态返回。
所谓定时，是指时间出现在总线上的时序关系。
1．同步定时方式
时间出现在总线上的时刻由总线时钟信号来决定，总线周期的长度是固定的
2．异步定时方式
后一事件出现在总线上的时刻取决于前一事件的出现，即建立在应答式或互锁机制基础上，不需要统一的公共时钟信号。
四、总线标准
支持的四类数据传送模式：
读写操作、块传送操作、写后读.读修改写操作、广播.广集操作
PCI总线标准：
不依附于某个处理器的局部总线，支持10中外设，并能在高时钟平率下保持高性能，总线时钟频率为33.3MHz/66MHz，最大数据传输速率133MB/S，采用时钟同步方式，与CPU及时时钟频率无关，总线宽度32位（5V）/64位（3.3V），能自动识别外设。
总线具有与处理器和存储器子系统完全并行操作的能力，具有隐含的中央仲裁系统，采用多路复用方式（地址线和数据线）减少了引脚数，支持64位寻址，具有完全的多总线主控能力。
InfiniBand标准：
针对处理器和只能I/O设备之间数据流而提出的一种新体系结构，用于在服务器中取代PCI总线，采用InfiniBand结构将允许服务器提供更高的带宽和可扩展能力，冰增强了存储设备扩充的灵活性。
InfiniBand允许服务器，远程存储器，其他网络设备接入到一个由开关和链路组成的中央开关网带，课连接多达64000个服务器，存储系统和网络设备
Chapter7输入输出（I/O）系统
一、I/O系统的基本概念
二、外部设备
外围设备：
除了CPU和主存
1．输入设备：
键盘、鼠标
2．输出设备：
显示器、打印机
3．外存储器：
硬盘存储器、光盘存储器
三、I/O接口（I/O控制器）
1．I/O接口的功能和基本结构
2．I/O端口及其编址
四、I/O方式
1．程序查询方式：
CPU管理I/O设备最简单方式，数据在CPU和外围设备之间的传送完全依靠计算机程序控制
2．程序中断方式：
①中断：
是外围设备用来主动通知CPU，准备送出输入数据或接收输出数据的一种方法。
②响应过程：
当一个中断发生时，CPU暂停它的现行程序，而转向中断处理程序，从而可以输入或输出一个数据。
③中断处理过程：
当中断处理完毕后，CPU又返回到它原来的任务，并从它停止的地方开始执行程序。
④多重中断和中断屏蔽⑥中断方式一般用于随机出现的任务，并且一旦提出要求，应立即进行。
3．DMA方式：
是一种完全由硬件执行I/O交换的工作方式。
DMA控制器组成：
内存地址计数器、字计数器、数据缓冲寄存器、DMA请求标志、控制/状态逻辑、中断机构
4．通道方式：
通道是一个特殊功能的处理器。
通道与CPU分时使用内存，实现了CPU内部的数据处理与I/O设备的平行工作。
通道分选择通道和多路通道。
二、选择题练习
1、若浮点数用补码表示，则判断运算结果是否为规格化数的方法是C。
A.阶符与数符相同为规格化数
B.阶符与数符相异为规格化数
C.数符与尾数小数点后第一位数字相异为规格化数
D.数符与尾数小数点后第一位数字相同为规格化数
2、16位字长的定点数，采用2的补码形式表示时,所能表示的整数范围是C。
A.-215~+（215-1）B.-（215–1）~+（215–1）
C.-（215+1）~+215D.-215~+215
3、容量是128M*32的内存，若以字节编址，至少需要B根地址线。
A.16B.29C.27D.32
4、某计算机字长16位，它的存贮容量是64KB，若按字编址，那么它的寻址范围是B。
A、0~64KB、0~32KC、0~64KBD、0~32KB
5、主存贮器和CPU之间增加cache的目的是B。
A.扩大主存贮器的容量
B.解决CPU和主存之间的速度匹配问题
C.扩大CPU中通用寄存器的数量
D.既扩大主存的容量，又扩大CPU通用寄存器的数量
6、以某个寄存器的内容为操作数地址的寻址方式称为D寻址。
A.直接B.间接C.寄存器直接D.寄存器间接
7、在cache的映射方式中不需要替换策略的是B方式。
A.全相联映射B.直接映射C.组相联映射
8、在CPU中跟踪指令后继地址的寄存器是B。
A主存地址寄存器B程序计数器
C指令寄存器D状态条件寄存器
9、.微程序控制器中，机器指令与微指令的关系是B。
A.每一条机器指令由一条微指令来执行
B.每一条机器指令由一段微程序来解释执行
C.每一段机器指令组成的程序可由一条微指令来执行
D.每一条微指令由机器指令来解释执行
10、微程序控制存储器容量为128X36位，测试条件有4个，微指令采用水平格式，则对应的3个字段长度分配是C。
A.控制字段29位，测试字段2位，微地址字段5位
B.控制字段26位，测试字段4位，微地址字段6位
C.控制字段25位，测试字段4位，微地址字段7位
D.控制字段26位，测试字段2位，微地址字段8位
11、SRAM芯片，存储容量为64K×16位，该芯片的地址线和数据线数目为D。
A64，16B16，64C64，8D16，6。
12、四片74181ALU和一片74182CLA器件相配合，具有如下进位传送功能B。
A.行波进位B.组内先行进位，组间先行进位
C.组内先行进位，组间行波进位
D.组内行波进位，组间先行进位
13、以下四种类型的半导体存储器中，以传输同样多的字为比较条件，则读出数据传输率最高的是B。
A.DRAMB.SRAMC.闪速存储器D.EPROM
14、相联存储器是按C进行寻址的存储器。
A．地址指定方式B．堆栈存取方式
C．内容指定方式D．地址指定与堆栈存取方式结合
15、操作控制器的功能是D。
A.产生时序信号B.从主存取出一条指令
C.完成指令操作的译码
D.从主存取出指令，完成指令操作码译码，并产生有关的操作控制信号，以解释执行该指令
16、以下四种类型指令中，执行时间最长的是C。
A.RR型指令（最短）B.RS型指令CSS型指令
D.程序控制指令
17、在多级存储体系中，“cache—主存”结构的作用是解决D的问题。
A.主存容量不足B.主存与辅存速度不匹配
C.辅存与CPU速度不匹配D.主存与CPU速度不匹配
19、程序控制类指令的功能是D。
A.进行算术运算和逻辑运算
B.进行主存与CPU之间的数据传送
C.进行CPU和I/O设备之间的数据传送
D.改变程序执行的顺序
20由于CPU内部的操作速度较快，而CPU访问一次主存所花的时间较长，因此机器周期通常用A来规定。
A.主存中读取一个指令字的最短时间
B.主存中读取一个数据字的最长时间
C.主存中写入一个数据字的平均时间
D.主存中取一个数据字的平均时间
21、某机字长32位，其中1位符号位，31位表示尾数。
若用定点整数表示，则最大正整数是A。
A.+（231-1）B.+（230-1）C.+231D.+232
22、在定点运算器中，无论采用双符号位还是单符号位，必须有C，它一般用来实现。
A.译码电路与非门B.编码电路或非门
C.溢出判断电路异或门D.移位电路与或非门
23、双端口存储器所以能高速进行读写，是因为采用B。
A.高速芯片B.两套相互独立的读写电路
C.流水技术D.新型器件
24、某计算机字长32位，其存储容量为4MB，若按字编址，它的寻址范围是A。
A.0-1MB.0-4MBC.0-4MD.0-1MB
25、寄存器间接寻址方式中，操作数处在B。
A.通用寄存器B.主存单元C.程序计数器D.堆栈
26、存贮单元是指B。
A.存放一个二进制信息位的存贮元
B.存放一个机器字的所有存贮元集合
C.存放一个字节的所有存贮元集合
D.存放两个字节的所有存贮元集合
27、计算机字长16位，它的存贮容量是64K，若按字编址，那么它的寻址范围是B。
A.0~64KB.0~32KC.0~64KBD.0~32KB
28、对于对某个寄存器中操作数的寻址方式称为C寻址。
A.直接B.间接C.寄存器直接D.寄存器间接
29、没有外存贮器的计算机监控程序可以存放在B。
ARAMBROMCRAM和ROMDCPU
30、定点二进制运算其中，减法运算一般通过D来实现
A原码运算的二进制减法器B补码运算的二进制减法器
C补码运算的十进制加法器D补码运算的二进制加法器
32、指令系统中采用不同寻址方式的目的主要是B。
A实现存贮程序和程序控制
B缩短指令长度，扩大寻址空间，提高编程灵活性
C可以直接访问外存
D提供扩展操作码的可能并降低指令译码难度
33、用16位字长（其中一位符号位）表示定点小数时，所能表示的数值范围是C。
A.0≤│N│≤1-2-（16+1）B.0≤│N│≤1-2-16
C.0≤│N│≤1-2-（16-1）D.0≤│N│≤1
34、运算器虽有许多部件组成，但核心部件是B。
A.数据总线B.算术逻辑运算单元
C.多路开关D.累加寄存器
35、为确定下一条微指令的地址，通常采用断定方式，其基本思想是C。
A.用程序计数器PC来产生后继微指令地址
B.用微程序计数器μPC来产生后继微指令地址
C.通过微指令顺序控制字段由设计者指定或由设计者指定的判别字段控制产生后继微指令地址
D.通过指令中指定一个专门字段来控制产生后继微指令地址
36、单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数以外，另一个数常需采用C。
A.堆栈寻址方式B.立即寻址方式
C.隐含寻址方式D.间接寻址方式
37、某DRAM芯片，其存储容量为512K×8位，该芯片的地址线和数据线数目为D。
A8，512B512，8C18，8D19，8
38、在机器数B中，零的表示是唯一的B。
A原码B补码C移码D反码
39、微程序控制器中，机器指令与微指令的关系是B。
A每一条机器指令由一条微指令来执行；
B每一条机器指令由一段用微指令编成的微
升级会员 