计算机系统组成原理复习资料.docx
《计算机系统组成原理复习资料.docx》由会员分享，可在线阅读，更多相关《计算机系统组成原理复习资料.docx（46页珍藏版）》请在冰豆网上搜索。
计算机系统组成原理复习资料
Chapter1计算机系统概论
一、单项选择题（知识点:
计算机系统简介）
D）。
1、目前我们所说的个人台式商用机属于（A．巨型机B．中型机C．小型机D．微型机
2、A）。
以真空管为主要器件的是（A．第一代计算机B．第二代计算机C．第三代计算机D．第四代计算机
A）的功能。
对计算机软、硬件资源进行管理，是（3、A．操作系统B．数据库管理系统C．语言处理程序D．用户程序
4、B难度:
中企事业单位用计算机计算、管理职工工资，这属于计算机的（）应用领域。
A．科学计算B．数据处理C．过程控制D．辅助设计
5、C难度:
中。
）办公自动化是计算机的一种应用，按计算机应用分类，它属于（A．科学计算B．实时控制C．数据处理D．辅助设计
D难度:
中。
）计算机软件系统可分为（、6A．程序和数据B．操作系统和语言处理系统C．程序、数据和文档D．系统软件和应用软件
B）技术为标志。
7、微型计算机的发展以（
A．操作系统B．微处理器C．硬盘D．软件
D难度:
中。
8、完整的计算机系统应包括（）A．运算器、存储器、控制器B．外部设备和主机C．主机和实用程序D．硬件系统和软件系统
9、D）计算机经历了从器件角度划分的四代发展历程，但从系统结构上来看，至今绝大多数计算机仍属于（型计算机。
A．实时处理B．智能化C．并行D．冯·诺依曼
10、C。
）1946年2月，在美国诞生了世界上第一台电子数字计算机，它的名字叫（A．EDVACB．EDSACC．ENIACD．UNIVAC-Ⅰ
二、单项选择题（知识点:
现代计算机的体系结构）
1、B。
）冯·诺依曼机工作的基本方式的特点是（A．多指令流单数据流B．按地址访问并顺序执行指令C．堆栈操作D．存贮器按内容选择地址
2、C）。
以下是关于冯·诺依曼机中指令和数据表示形式的叙述，其中正确的是（
A．指令和数据可以在形式上加以区分B．指令以二进制形式存放，数据以十进制形式存放
C．指令和数据都以二进制形式存放D．指令和数据都以十进制形式存放
D难度:
中。
）3、运算器的核心部件是（A．数据总线B．数据选择器C．累加寄存器D．算术逻辑运算部件
D。
4、存储器主要用来（）A．存放程序B．存放数据C．存放微程序D．存放程序和数据
C难度:
中。
）5、至今为止，计算机中所含所有信息仍以二进制方式表示，其原因是（
A．节约元件B．运算速度快C．物理器件性能决定D．信息处理方便
A。
）6、目前大多数集成电路，所采用的基本材料为（
A．单晶硅B．非晶硅C．CMOSD．硫化镉
C难度:
难）。
7、下列是有关程序、指令和数据关系的描述，其中错误的是（
A．一个程序由若干条指令和所处理的数据组成
B．指令和数据形式上没有差别，都是一串0、1序列
C．指令和数据不能都放在同一个存储器中，必须分别存放在指令存储器和数据存储器中
D．启动程序前指令和数据都存放在外存中，启动后才能装入内存
B难度:
难。
）8、以下关于冯·诺依曼计算机工作方式的叙述中，错误的是（
A．计算机完成的所有任务都必须通过执行相应的程序来完成
B．某任务用某语言（如C++）编好程序后，一旦被启动，则马上可调至主存直接执行
根据指令地址自动按序到内存读取指令并执行CPU．程序执行时，C．
D．冯·诺依曼计算机工作方式为“存储程序”控制方式
B。
）9、计算机硬件能直接执行的只能是（A．符号语言B．机器语言C．汇编语言D．机器语言和汇编语言
D难度:
难。
）10、下面是有关反映计算机中存储器容量的计量单位的描述，其中错误的是（A．最小的计量单位是位，表示1位“0”或“1”，1字节为8位
B．最基本的计量单位是字节，因而指令、数据和地址的长度都是8的倍数
C．主存储器的编址单位一般是字节的倍数
D．主存容量为1KB，其含义是主存储器中能存放1000字节的二进制信息
知识点:
现代计算机的体系结构）三、简答题（1、如何理解软、硬件之间的等价性？
答：
计算机的大部分功能既能由硬件完成，也能由软件完成，从逻辑上讲，两者是等效的。
通常用硬件实现执行速度快、成本高、修改困难，而软件刚好相反，两者之间没有固定的界限。
2、冯?
诺依曼计算机的特点是什么？
答：
计算机由运算器、控制器、存储器、输入设备、输出设备五大部件组成；指令和数据均用二进制表示；采用存储程序方式。
Chapter2系统总线
一、单项选择题知识点:
总线连接方式）（A）系统工作效率最低。
1、从信息流的传输速度来看，（
A．单总线B．双总线C．三总线D．多总线
2、D）。
计算机使用总线结构的主要优点是便于实现积木化，缺点是（
A．提高总线传输速率B．地址信息、数据信息和控制信息不能同时出现
C．地址信息、数据信息不能同时出现D．两种信息源的代码在总线不能同时传送
二、单项选择题（知识点:
总线设计要素）
1、C难度:
中。
同步控制是（）A．只适用于CPU控制的方式B．只适用于外围设备控制的方式
C．由统一时序信号控制的方式D．所有指令执行时间都相同的方式
2、D。
）同步传输之所以比异步传输具有较高的传输频率是因为同步传输（A．不需要应答信号B．总线长度较长
C．用一个公共时钟信号进行同步D．各部件存取时间较为接近
3、B）方式响应时间最快。
在集中式总线仲裁中（A．菊花链方式B．独立请求方式C．计数器定时查询方式D．定时方式
4、A）方式对电路故障最敏感。
在集中式总线仲裁中（A．菊花链方式B．独立请求方式C．计数器定时查询方式D．定时方式
5、B难度:
中）。
在计数器定时查询方式下，若每次计数从上一次计数的终止点开始，则（
A．设备号小的优先级高B．每个设备的优先级相同
C．设备号大的优先级高D．第一个设备号的优先级最高
6、A难度:
中。
在计数器定时查询方式下，若计数从0开始，则（）
A．设备号小的优先级高B．每个设备的优先级相同
C．设备号大的优先级高D．第一个设备号的优先级最高
7、B难度:
中。
在独立请求方式下，若有N个设备，则（）A．有一个总线请求信号和一个总线响应信号B．有N个总线请求信号和N个总线响应信号
C．有1个总线请求信号和N个总线响应信号D．有N个总线请求信号
8、C难度:
中。
）总线复用方式可以（
A．提高总线的传输带宽B．提高总线的功能
．增加总线中信号线的数量D．减少总线中信号线的数量C．
B难度:
中）在同步定时通信中，一个总线周期的传输过程是（。
、9A．先传输数据，再传输地址
B．先传输地址，再传输数据
C．只传输数据
D．只传输地址
10、A难度:
中）总线的异步定时通信（。
A．不采用时钟信号，只采用握手信号
B．既采用时钟信号，又采用握手信号
C．既不采用时钟信号，又不采用握手信号
D．以上都不对
知识点:
总线设计要素）三、简答题（难度:
中、常见的集中式总线控制有几种？
各有何特点？
1答：
常见的集中式总线控制有三种：
链式查询、计数器定时查询、独立请求；
特点：
链式查询方式连线简单，易于扩充，对电路故障最敏感；计数器定时查询方式优先级设置较灵活，对故障不敏感，连线及控制过程较复杂；独立请求方式线路复杂、响应速度快。
难度:
中2、画出集中式仲裁链式查询示意图？
答：
中难度:
画出集中式仲裁计数器定时查询示意图？
、3答：
中:
难度画出集中式仲裁独立请求方式示意图？
、4．
画出总线同步定时读操作的时序图？
、5答：
画出总线同步定时写操作的时序图？
6、
答：
四、简答题（知识点:
总线的基本概念）
一个32位的微处理器，有16位外部数据总线，总线的时钟频率为40MHz，假定一个总线事物的最短周期是4个时、1钟周期。
（1）问这个处理器的最大数据传输率是多少？
（2）如果将外部数据总线的宽度扩展为32位，那么处理器的最大数据传输率是多少？
（3）这种措施与加倍外部数据总线时钟频率的措施相比，那种更好？
答：
（1）设一个总线周期能够传输数据量用D表示（D=2B），时钟周期为T1（T1=1/f）,f为时钟频率40MHz，总线6/s=20MB/s。
（2）若采用32位外部D/T2=D/4*f=2/4*40*10）（周期为T2T2=4*T1，故处理器的最大数据传输率为：
总线，则处理器的最大数据传输率为40MB/s。
（3）若倍频，从上述公式推导可看出两种措施结果相同。
一个32位的微处理器，有16位外部数据总线，总线的时钟频率为8MHz，假定一个总线事物的最短周期是4个时、2钟周期。
（1）问这个处理器的最大数据传输率是多少？
（2）如果将外部数据总线的宽度扩展为64位，那么处理器的最大数据传输率是多少？
（3）分析那些因素影响总线带宽？
答：
（1）设一个总线周期能够传输数据量用D表示（D=2B），时钟周期为T1（T1=1/f）,f为时钟频率8MHz，总线周6/s=4MB/s。
（2）若采用64位外部总线，期为T2（T2=4*T1），故处理器的最大数据传输率为：
D/T2=D/4*f=2/4*8*10则处理器的最大数据传输率为16MB/s。
（3）总线宽度、传送距离、总线发送和接受电路工作频率以及数据传送方式。
某总线在一个总线周期中并行传送4字节的数据，假设一个总线周期等于一个总线时钟周期，总线的时钟周期、3为33MHz。
（1）问这总线的带宽是多少？
（2）如果一个总线周期中并行传送64位数据，总线的时钟周期为66MHz，问这总线的带宽是多少？
（3）分析那些因素影响总线带宽？
答：
（1）设一个总线周期能够传输数据量用D表示（D=4B），总线时钟周期为T1（T1=1/f）,f为时钟频率33MHz，6/s=132MB/s。
（2）若采用64位外部总线，则总总线周期为T2（T2=1*T1），故总线的带宽为：
D/T2=D*f=4*33*106/线的带宽为：
D/T2=D*f=8*66*10s=528MB/s。
（3）总线宽度、传送距离、总线发送和接受电路工作频率以及数据传送方式。
五、单项选择题（总线的基本概念）
C）。
系统总线中地址线的作用是（、1A．用于选择主存单元B．用于选择进行信息传输的设备
C．用于选择主存单元和I/O设备接口电路地址D．用于传输主存物理地址和逻辑地址
2、A）。
系统总线中控制线的功能是（
A．提供主存、I/O接口设备的控制信号和响应信号B．提供数据信息
C．提供时序信号D．提供主存、I/O接口设备的响应信号
3、B）。
描述当代流行总线基本概念中，正确的是（A．当代流行总线结构不是标准总线
B．当代总线结构中，CPU和它私有的Cache一起作为一个模块与总线连接
C．系统中只允许一个CPU模块
D．ISA总线不是标准总线
4、C难度:
难总线中描述基本概念不正确的是（。
）PCIA．PCI总线是一个与处理器无关的高速外围设备
B．PCI总线的基本传输机制是传送
C．PCI设备一定是主设备
D．系统中只允许有一条PCI总线
B难度:
难）。
5、PCI总线是一个高带宽且与处理器无关的标准总线，下面描述中不正确的是（
A．采用同步定时协议B．采用分布式仲裁策略C．具有自动配置能力D．适合低成本的小系统
6、C）。
计算机使用总线结构的主要优点是便于实现积木化，同时（
A．减少了信息传输量B．提高了信息传输的速度
C．减少了信息传输线的条数D．加重了CPU的工作量
7、C知识点:
PCI总线难度:
难）描述PCI总线中基本概念不正确的句子是（（）。
A．HOST总线不仅连接主存，还可以连接多个CPU
B．PCI总线体系中有三种桥，它们都是PCI设备
C．从桥连接实现的PCI总线结构不允许许多条总线并行工作
D．桥的作用可使所有的存取都按CPU的需要出现在总线上
8、A知识点:
总指令。
）的微型计算机系统中，外设可和主存贮器单元统一编址，因此可以不使用在（I/O线连接方式
A．单总线B．双总线C．三总线D．多总线
Chapter3存储器
一、单项选择题（知识点:
存储器概述）
1、D。
）主（内）存用来存放（．
A．程序B．数据C．微程序D．程序和数据
2、D）。
计算机的存储器采用分级存储体系的目的是（
A．便于读写数据B．减小机箱的体积
C．便于系统升级D．解决存储容量、价格与存取速度间的矛盾
3、C难度:
中相联存储器是按（）进行寻址的存储器。
A．地址指定方式B．堆栈存取方式C．内容指定方式D．地址指定与堆栈存取方式结合
4、C）。
下列存储器中，速度最慢的是（
A．半导体存储器B．光盘存储器C．磁带存储器D．硬盘存储器
5、B）。
下列部件（设备）中，存取速度最快的是（
A．光盘存储器B．CPU的寄存器C．软盘存储器D．硬盘存储器
6、A）两级存储器组成，其中辅存是大容量的磁表面存储器。
常用的虚拟存储器由（
A．主存-辅存B．快存-主存C．快存-辅存D．通用寄存器-主存
7、C）。
存储周期是指（
A．存储器的读出时间B．存储器的写入时间
C．存储器进行连续读和写操作所允许的最短时间间隔D．存储器进行连续写操作所允许的的最短时间间隔
8、C）。
和外存储器相比，内存储器的特点是（
A．容量大、速度快、成本低B．容量大、速度慢、成本高
C．容量小、速度快、成本高D．容量小、速度快、成本低
9、C难度:
中）某微型计算机系统，其操作系统保存在软盘上，其内存储器应采用（。
A．RAMB．ROMC．RAM和ROMD．CCD
A难度:
中10、交叉存储器实质上是一个多模块存储器，它用（）方式执行多个独立的读写操作。
A．流水B．资源重复C．顺序D．资源共享
D难度:
中）/写操作，是因为采用（。
、双端口存储器所以能进行高速读11A．高速芯片B．新型器件C．流水技术D．两套相互独立的读写电路
12、B）。
存储单元是指（
A．存放1个二进制信息位的存储元B．存放1个机器字的所有存储元集合
C．存放1字节的所有存储元集合D．存放1字节的所有存储元集合
二、单项选择题（知识点:
半导体只读存储器）
1、D难度:
难。
）EPROM是指（
A．读写存储器B．只读存储器C．闪存存储器D．光擦除可编程只读存储器
2、D难度:
难）。
PROM是指（
A．读写存储器B．只读存储器C．闪存存储器D．一次性可编程只读存储器
3、D难度:
难）EEPROM是指（。
A．读写存储器B．只读存储器C．闪存存储器D．电可擦写可编程只读存储器
三、单项选择题（知识点:
存储器与CPU连接）
1、A）。
某一SRAM芯片，容量为16K×1位，则其地址线有（A．14根B．16K根C．16根D．32根
2、D）。
SRAM芯片，其容量为1K×8位，加上电源端和接地端后，该芯片的引出线的最少数目应为（某难度:
中D．20．A23B．25C．50
3、D）。
（2KRAM芯片，其容量为×16位，加上电源端、读写端和接地端后，该芯片的引出线的最少数目应为某难度:
中D．31．A．23B25C．50
4、C）。
，若按半字编址，它的寻址空间为（位，其存储容量为某计算机字长324MBA．0-4MBB.0-2MBC.0-2MD.0-4M
四、单项选择题（知识点:
高速缓冲存储器）
C）。
的目的（之间增加、在主存和1CPUCache中通用寄存器的数量CPU．增加B．扩大主存的容量A．
C．解决CPU和主存之间的速度匹配D．代替CPU中的寄存器工作
2、在Cache的地址映射中，若主存中的任意一块均可映射到Cache内的任意一快的位置上，则这种方法称为A）。
（
A．全相联映射B．直接映射C．组相联映射D．混合映射
3、A）。
下列因素下，与Cache的命中率无关的是（
A．主存的存取时间B．块的大小C．Cache的组织形式D．Cache的容量
4、B）。
下列说法不正确的是（
A.每个程序的虚地址空间可以远大于实地址空间，也可以远小于实地址空间
B．多级存储体系由Cache、主存和虚拟存储器构成
C．Cache和虚拟存储器这两种存储器管理策略都利用了程序的局部性原理
D．当Cache没命中时，CPU可以直接访问内存，而外存与CPU之间则没有直接通道
5、C难度:
中）。
下列说法正确的是（
A.虚拟存储器技术提高了计算机的速度
mn，则主存地址共需要（n+m）位．若主存由两部分组成，容量分别为2和2BC．闪存存储器是一种高密度、非易失性的读/写半导体存储器
D．闪存时间是指连续两次读操作所需间隔的最小时间
6、D难度:
中）下列说法正确的是（。
A.多体交叉存储器主要解决扩充容量的问题
B．Cache与主存统一编址，Cache的地址空间是主存地址空间的一部分
C．主存都是由易失性的随机读/写存储器构成的
D．Cache的功能全部由硬件实现
简答题（高速缓冲存储器）五、1、假设Cache的工作速度是主存的5倍，且Cache被访问命中的概率为95%，则采用Cache后，存储器性能提高了多少？
答：
设Cache的存取周期为t，主存的存取周期为5t，则系统的平均访问时间为：
ta?
0.95×t+0.05×5t?
1.2t，性能为原来的5t/1.2t?
4.17倍，即提高了3.17倍。
2、假设Cache的工作速度是主存的10倍，且Cache被访问命中的概率为90%，则采用Cache后，存储器性能提高了多少？
答：
设Cache的存取周期为t，主存的存取周期为10t，则系统的平均访问时间为：
ta?
0.90×t+0.10×10t?
1.9t，性能为原来的10t/1.9t?
5.26倍，即提高了4.26倍。
3、假设Cache的工作速度是主存的5倍，且Cache被访问命中的概率为90%，则采用Cache后，存储器性能是原来的多少倍？
答：
设Cache的存取周期为t，主存的存取周期为5t，则系统的平均访问时间为：
ta?
0.90×t+0.10×5t?
1.4t，性能为原来的5t/1.4t?
3.57倍。
简答题（知识点:
存储器与CPU连接）六、设某存储器容量32字，字长64位，模块数m=4，分别采用顺序方式和交叉方式进行组织。
存储周期T=200ns，、1数据总线宽度为64位，总线传输周期为T1=50ns。
若连续读出4个字，问顺序存储器和交叉存储器的带宽各是多难度:
中少（单位：
Mb/s）？
答：
顺序和交叉存储器连续读出4个字的信息总量是：
q=4*64=256b，时间：
-9）=320Mb/sW1=q/t1=256/（800*10t1=4*200=800ns,t2=T+（m-1）T2=200+150=350ns,带宽分别为：
W2=q/t2=731Mb/s。
设某存储器容量64字，字长32位，模块数m=4，分别采用顺序方式和交叉方式进行组织。
存储周期T=200ns，、2数据总线宽度为32位，总线传输周期为T1=50ns。
若连续读出4个字，问顺序存储器和交叉存储器的带宽各是多难度:
中MB/s）？
少（单位：
答：
顺序和交叉存储器连续读出4个字的信息总量是：
q=4*4=16B，时间：
-9）=20MB/s带宽分别为：
t1=4*200=800ns,t2=T+（m-1）T2=200+150=350ns,W1=q/t1=16/（800*10-9。
）=45.7MB/s,W2=q/t2=16/（350*10．
设有8个模块组成的八体存储器结构，每个模块的存取周期为400ns，存储字长为32位，数据总线宽度为32位，、3总线传输周期为50ns。
若连续读出8个字，问顺序存储器和交叉存储器的带宽各是多少（单位：
Mb/s）？
答：
八体存储器总的信息量为：
32b*8=256b，顺序和交叉存储器连续读出8个字的时间为：
400ns*8=3200ns，400ns+难度:
中*50=750ns,故带宽分别为：
256/3200ns=80Mb/s,256/750ns=341Mb/s。
（8-1）七、综合题（知识点:
存储器与CPU连接）难度:
难
MREQ、1作访存控制信号（低电平有效），并用用作读写控制信号16设CPU共有根地址线，8根数据线，（高
RW电平为读，低电平为写）。
现有下列存储芯片：
1K×4位RAM，4K×8位RAM，8K×8位RAM，2K×8位ROM，4K×8位ROM，8K×8位ROM，以及74LS138译码器和各种门电路。
画出CPU与存储器连接图，要求：
（1）主存地址空间分配：
8000H～87FFH为系统程序区；8800H～8BFFH为用户程序区。
（2）合理选用上述存储芯片，说明各选几片？
（3）详细画出存储芯片的片选逻辑。
答：
（1）根据题目的地址范围写出相应的二进制地址码。
A14A13A12A10A9A8A6A5A4A2A1A0A3A7A11A151111
0000
000000
000111
00000001111110011
1
00
0
1
0
0
00000011
C
010
11B
111A
所选芯
2K*8ROM0101K*4
RAM1
（2）根据地址范围的容量以及该范围在计算机系统中的作用，选择存储芯片。
所选芯片情况在表中。
（3）分配CPU的地址线。
分配具体情况见图。
（4）片选信号的形成。
片选信号的连接见图。
MREQ并用8根数据线，共有设CPU16根地址线，作访存控制信号（低电平有效），用作读写控制信号（高、2WR与存储器连接图，要求：
CPU译码器和各种门电路，画出74LS1138。
现有电平为读，低电平为写）．
（1）主存地址空间分配：
系统程序区的起始地址为8000H，存储芯片采用1片2K×8位ROM；用户程序区的起始地址为8800H，存储芯片采用2片1K×4位RAM。
难度:
难
（2）详细画出存储芯片的片选逻辑。
答：
（1）根据题目的地址范围写出相应的二进制地址码。
A14A13A12A10A9A8A6A5A4A2A3A15A7A11000000010000001101001101111100111
1
000
1
00
0
00001
1
升级会员 