protel pcb制图课程设计模板.docx
《protel pcb制图课程设计模板.docx》由会员分享，可在线阅读，更多相关《protel pcb制图课程设计模板.docx（33页珍藏版）》请在冰豆网上搜索。
protelpcb制图课程设计模板
目录
1protel简介………………………………………………2
2电路原理图绘制………………………………………4
2.1电路原理图………………………………………………………4
2.2原理图的绘制过程………………………………………………5
2.3遇到的问题………………………………………………………5
2.4小结………………………………………………………………5
3印刷版电路的设计……………………………………6
3.1印刷电路板的设计过程…………………………………………6
3.2遇到的问题………………………………………………………6
3.3小结………………………………………………………………6
3.4元件清单…………………………………………………………7
3.5网络表……………………………………………………………8
4.总结……………………………………………………10
5.附录……………………………………………………11
5.1PCB全图…………………………………………………………11
5.2PCBtopoverlayer………………………………………………12
5.3PCBtoplayer……………………………………………………13
5.4PCBbottomlayer………………………………………………14
5.6PCB铺地图………………………………………………………15
5.7PCB未铺地图……………………………………………………15
Protel简介
Altium（前身为Protel国际有限公司）由NickMartin于1985年始创于澳大利亚，致力于开发基于PC的软件，为印刷电路板，提供辅助的设计。
PCB（printedcircuitboard印刷电路板）。
Altium公司成功进行公开募股（IPO），于1999年8月在澳大利亚股票市场上市。
所筹集的资金用于在2000年1月收购适当的公司和技术，包括收购ACCELTechnologies公司、Metamor公司、InnovativeCADSoftware公司和TASKINGBV公司等。
产品简介：
Protel是目前EDA行业中使用最方便,操作最快捷，人性化界面最好的辅助工具。
在中国用得最多的EDA工具，电子专业的大学生在大学基本上都学过protel99se，所以学习资源也最广,公司在招聘新人的时候用Protel新人会很快上手。
在电子行业的CAD软件中，它当之无愧地排在众多EDA软件的前面，是电子设计者的首选软件，它较早就在国内开始使用，在国内的普及率也最高，有些高校的电子专业还专门开设了课程来学习它，几乎所有的电子公司都要用到它，许多大公司在招聘电子设计人才时在其条件栏上常会写着要求会使用PROTEL。
早期的PROTEL主要作为印制板自动布线工具使用，运行在DOS环境，对硬件的要求很低，在无硬盘286机的1M内存下就能运行，但它的功能也较少，只有电原理图绘制与印制板设计功能，其印制板自动布线的布通率也低，而现今的PROTEL已发展到PROTEL99（网络上可下载到它的测试板），是个庞大的EDA软件，完全安装有200多M，它工作在WINDOWS95环境下，是个完整的板级全方位电子设计系统，它包含了电原理图绘制、模拟电路与数字电路混合信号仿真、多层印制电路板设计（包含印制电路板自动布线）、可编程逻辑器件设计、图表生成、电子表格生成、支持宏操作等功能，并具有Client/Server（客户/服务器）体系结构，同时还兼容一些其它设计软件的文件格式，如ORCAD，PSPICE，EXCEL等，其多层印制线路板的自动布线可实现高密度PCB的100％布通率。
在国内PROTEL软件较易买到，有关PROTEL软件和使用说明的书也有很多，这为它的普及提供了基础。
Altium声称中国有73%的工程师和80%的电子工程相关专业在校学生正在使用其所提供的解决方案，而目前正版率只有3%左右。
产品历史：
1985年诞生dos版Protel
1991年ProtelforWidows
1997年Protel98这个32位产品是第一个包含5个核心模块的EDA工具
1999年Protel99构成从电路设计到真实板分析的完整体系。
2000年Protel99se性能进一步提高，可以对设计过程有更大控制力。
2002年ProtelDXP集成了更多工具，使用方便，功能更强大。
2003年Protel2004对ProtelDXP进一步完善。
2006年AltiumDesigner6.0成功推出，集成了更多工具，使用方便，功能更强大，特别在PCB设计这一块性能大大提高。
2008年AltiumDesignerSummer8.0将ECAD和MCAD两种文件格式结合在一起，Altium在其最新版的一体化设计解决方案中为电子工程师带来了全面验证机械设计（如外壳与电子组件）与电气特性关系的能力。
还加入了对OrCAD和PowerPCB的支持能力。
2.1原理图
2.2原理图绘制过程
2.2.1新建一个*.DDB，我所做的所有内容就都会存在里面。
2.2.2接着点开documents文件夹，新建一个*.SCH文件，便可以开始设计原理图。
2.2.3添加元件库，我所做的为4端口UART及扫描驱动电路设计所要用的库有4PortSerialInterface.ddb
2.2.4接着找到元件然后放到合适的地方。
在放置的时候可以按tab键来设置元件的属性，同时在标网络标号时tab键也有很好的用途，设置好第一个A0时，点出来以后就会按顺序出来。
2.2.5用电线连接起来，此时须注意要用的是线而不是绘图板的线。
不然的话将没有任何的连接效果。
2.2.6连接好线之后，可以放置好激励源，就可以开始检查原理图的电气规则有什么错误了。
2.2.7在tools菜单栏中有个erc选项可以检查电气规则。
2.3期间遇到的问题
2.3.1在添加元件的时候发现要手动的寻找一个元件比较困难，于是我就用了左边一个find功能，设置好路径后就可以在整个库里寻找找到后按place按钮就可以放在原理图中。
2.3.2在电气规则检查中我的错误最开始的有112个，我先检查了一遍电路图，我发现有一小段线没有连接上去，我接上去以后，错误减少到了60个。
我检查了每个管脚都连上了线，后来我看了好久，终于发现我的有几个网络标号的字母写错了，在我改正以后我把错误减少到了4个。
2.3.3在确定连线绝对没有连错的时候，我把文件复制到了别人的电脑里，发现错误没有了。
在小组的努力下，我们在网上搜索了一下解决的方案，发现要通过更改元件管脚的属性才可以。
就是把管脚的input类型改成passive。
2.4小结
在画电路原理图的过程中，要注意各个元器件之间的摆放，还要注意连线，还要注意管脚与管脚的连接关系。
在检查错误的时候，如果是warning则可以忽略，不过也要认真检查。
原理图一定要好好检查，这是第一步，也是最重要的一步。
3.1pcb版的制作过程
3.1.1生成元件清单，用edit菜单下的exporttospread功能就可以输出元件的清单。
在第一个选项中选择part，第二个选项菜单中选中footprint和partType还有Designator便可以导出元件的数目，名称还有在pcb元件封装库中管脚的名称。
3.1.2在确定好所有的元件都已经正确而且在库中有元件时，便可以用design里的createnestlist按钮，便可以生成网络表，可以看出来那些东西是连线在一起的。
3.1.3然后在文件夹中新建一个pcb文件，设置好布线的参数（在design里的rules设置好参数）然后在design里面有个loadnets，按钮就可以帮刚刚生成的网络表导出在pcb板中。
在view中的fitboard就可以看到生成的结果。
（在此之前要在pcb中添加好库文件，不然不能生成相应的元件。
）
3.1.4蓝色的线就是表示要连接的地方，这时我们可以在keepoutlayer那里画一个边框，然后把元件往里面拖，合理的布局好，尽量设计得小一点、紧密点。
3.1.5接着就可以布线了，此时可以选择自动布线在autoroute里的routeall便可以布线成功了，当然可以选择手动布线，在蓝色线相连的地方都布上线。
3.1.6然后用tools里的designrulecheck检测看一下有没有错误，如果没有错误就可以了。
3.2期间遇到的问题
3.2.1在生成元件清单的时候，发现有很多管脚没有封装，我在网上查阅了相关资料之后，设置好了管脚和。
成功生成了元件清单和网络表。
3.2.2在布局的时候，如果有元件重叠就会变成绿色也就是有错误，此时只要分开就可以了。
3.2.3在布线的时候要注意管脚和线的距离，还有穿孔的大小。
3.2.4自动布局和自动布线给我们提供了很大的方便。
3.2.5在检测错误的时候，要根据要求设置好有关的参数，测出错误以后再改正。
3.3小结
在这部分过程中，最重要的是每个元件都要在pcb元件库中有封装。
保证能在pcb板中能生成元件。
在布局的时候还要合理，穿孔的大小要合适。
关于元件库的问题就是一定要用PCB库里面有的元件才可以画出PCB板。
3.4元件清单
ObjectKind
Path
Designator
FootPrint
PartType
Part
Sheet1.Sch
X1
XTAL1
1.8432Mhz
Part
Sheet1.Sch
R2
AXIAL0.4
1K5
Part
Sheet1.Sch
RES1
AXIAL0.4
1M
Part
Sheet1.Sch
U2
DIP14
1488
Part
Sheet1.Sch
U3
DIP14
1488
Part
Sheet1.Sch
U4
DIP14
1488
Part
Sheet1.Sch
U5
DIP14
1489
Part
Sheet1.Sch
U6
DIP14
1489
Part
Sheet1.Sch
U7
DIP14
1489
Part
Sheet1.Sch
U8
DIP14
1489
Part
Sheet1.Sch
U9
DIP14
1489
Part
Sheet1.Sch
n
DB37RA/F
DB37
Part
Sheet1.Sch
U1
PGA68X11_SKT
TL16C554
Part
Sheet1.Sch
C4
RAD0.2
0.1uF
Part
Sheet1.Sch
C3
RAD0.2
0.1uF
Part
Sheet1.Sch
C2
RAD0.2
0.1uF
Part
Sheet1.Sch
C1
RAD0.2
0.1uF
Part
Sheet1.Sch
C13
RAD0.2
20pF
Part
Sheet1.Sch
C14
RAD0.2
50pF
Part
Sheet1.Sch
C10
RAD0.2
0.1uF
Part
Sheet1.Sch
C5
RAD0.2
0.1uF
Part
Sheet1.Sch
C9
RAD0.2
0.1uF
Part
Sheet1.Sch
C8
RAD0.2
0.1uF
BillofMaterialforSheet1.Bom
UsedPartTypeDesignatorFootprintDescription
=======================================================================
80.1uFC1C2C3RAD0.2Capacitor0.2pitch
C4C5C8
C9C10
11.8432MhzX1XTAL1
11K5R2AXIAL0.4
11MRES1AXIAL0.4
120pFC13RAD0.2Capacitor0.2pitch
150pFC14RAD0.2Capacitor0.2pitch
31488U2U3U4DIP14TTL-RS232DRIVER
51489U5U6U7DIP141489RS232-TTLCONVERTOR
U8U9
1DB37nDB37RA/F
1TL16C554U1PGA68X11_SKT
3.5网络表
[
*
PGA68X11_SKT
TL16C554
]
[
C1
RAD0.2
0.1uF
]
[
C2
RAD0.2
0.1uF
]
[
C3
RAD0.2
0.1uF
]
[
C4
RAD0.2
0.1uF
]
[
C5
RAD0.2
0.1uF
]
[
C8
RAD0.2
0.1uF
]
[
C9
RAD0.2
0.1uF
]
[
C10
RAD0.2
0.1uF
]
[
C13
RAD0.2
20pF
]
[
C14
RAD0.2
50pF
]
[
R2
AXIAL0.4
1K5
]
[
RES1
AXIAL0.4
1M
]
[
U2
DIP14
1488
]
[
U3
DIP14
1488
]
[
U4
DIP14
1488
]
[
U5
DIP14
1489
]
[
U6
DIP14
1489
]
[
U7
DIP14
1489
]
[
U8
DIP14
1489
]
[
U9
DIP14
1489
]
[
X1
XTAL1
1.8432Mhz
]
[
n
DB37RA/F
DB37
]
（
+12V
C5-1
C10-1
U2-14
U3-14
U4-14
）
（
-12V
C8-1
C9-1
U2-1
U3-1
U4-1
）
（
A0
*-34
）
（
A1
*-33
）
（
A2
*-32
）
（
CTSA
*-11
U5-11
）
（
CTSB
*-25
U7-3
）
（
CTSC
*-45
U8-6
）
（
CTSD
*-59
U9-8
）
（
D0
*-66
）
（
D1
*-67
）
（
D2
*-68
）
（
D3
*-1
）
（
D4
*-2
）
（
D5
*-3
）
（
D6
*-4
）
（
D7
*-5
）
（
DCDA
*-9
U5-3
）
（
DCDB
*-27
U6-6
）
（
DCDC
*-43
U7-8
）
（
DCDD
*-61
U8-11
）
（
DSRA
*-10
U5-8
）
（
DSRB
*-26
U6-11
）
（
DSRC
*-44
U8-3
）
（
DSRD
*-60
U9-6
）
（
DTRA
*-12
U2-4
U2-5
）
（
DTRB
*-24
U3-2
）
（
DTRC
*-46
U3-12
U3-13
）
（
DTRD
*-58
U4-9
U4-10
）
（
GND
*-6
*-23
*-40
*-57
C1-2
C2-2
C3-2
C4-2
C5-2
C8-2
C9-2
C10-2
C13-2
C14-2
U2-7
U3-7
U4-7
U5-7
U6-7
U7-7
U8-7
U9-7
n-17
n-18
n-19
n-36
n-37
）
（
J1
U5-1
n-1
）
（
J2
U5-10
n-20
）
（
J3
U5-4
n-2
）
（
J4
U2-8
n-21
）
（
J5
U2-3
n-3
）
（
J6
U5-13
n-22
）
（
J7
U2-6
n-4
）
（
J8
U6-1
n-23
）
（
J11
U6-4
n-5
）
（
J12
U6-13
n-24
）
（
J13
U6-10
n-6
）
（
J14
U3-6
n-25
）
（
J15
U2-11
n-7
）
（
J16
U7-1
n-26
）
（
J17
U3-3
n-8
）
（
J18
U7-4
n-27
）
（
J21
U7-10
n-9
）
（
J22
U8-1
n-28
）
（
J23
U7-13
n-10
）
（
J24
U4-3
n-29
）
（
J25
U3-8
n-11
）
（
J26
U8-4
n-30
）
（
J27
U3-11
n-12
）
（
J28
U8-10
n-31
）
（
J31
U8-13
n-13
）
（
J32
U9-4
n-32
）
（
J33
U9-1
n-14
）
（
J34
U4-11
n-33
）
（
J35
U4-6
n-15
）
（
J36
U9-10
n-34
）
（
J37
U4-8
n-16
）
（
J38
U9-13
n-35
）
（
Net*_15
*-15
）
（
Net*_16
*-16
）
（
Net*_18
*-18
）
（
Net*_20
*-20
）
（
Net*_21
*-21
）
（
Net*_37
*-37
）
（
Net*_49
*-49
）
（
Net*_50
*-50
）
（
Net*_52
*-52
）
（
Net*_54
*-54
）
（
Net*_55
*-55
）
（
NetC13_1
*-35
C13-1
RES1-2
X1-2
）
（
NetC14_1
C14-1
R2-1
RES1-1
X1-1
）
（
NetR2_2
*-36
R2-2
）
（
RIA
*-8
U6-3
）
（
RIB
*-28
U7-6
）
（
RIC
*-42
U8-8
）
（
RID
*-62
U9-11
）
（
RTSA
*-14
U2-9
U2-10
）
（
RTSB
*-22
U3-4
U3-5
）
（
RTSC
*-48
U4-2
）
（
RTSD
*-56
U4-12
U4-13
）
（
RXA
*-7
U5-6
）
（
RXB
*-29
U6-8
）
（
RXC
*-41
U7-11
）
（
RXD
*-63
U9-3
）
（
TXA
*-17
U2-2
）
（
TXB
*-19
U2-12
U2-13
）
（
TXC
*-51
U3-9
U3-10
）
（
TXD
*-53
U4-4
U4-5
）
（
VCC
*-13
*-30
*-47
*-64
C1-1
C2-1
C3-1
C4-1
U5-14
U6-14
U7-14
U8-14
U9-14
）
4.总结
Protel99se被现代电子设计者们广泛的使用，我们作为电子信息工程专业的学生，理应熟练掌握这种实用性好、专业性强的软件，为此老师组织我们进行了Protel99se的学习。
经过对Protel99se一周的学习和应用，开始的无法上手，现在已经对其性能应用有初步了解，虽然期间遇到了很多问题，但是通过同学之间的讨论都解决了，所以觉得受益匪浅。
在老师指导软件的初步操作技能之后，我们开始设计了。
开始是按设计图布线，第一次做用的汉化版，所以熟悉的也要快点，在设计的时候就出现了问题，最后才发现是连接导线到总线的时候没有用上总线接入线，后来从头改过之后终于完成。
开始也不知道要封装，所以第一次没有封装，然后进行ERC电气检查，有很多错误，然后返回SCH制作页面，发现是有2个网络标号标记错误和一条总线断掉，修改错误后再检查就没问题了。
紧接着是制作网络表，这时我是靠观看视频来学习的，再是创建PCB电路板，这时就发现有很多错误，这时我才知道元件需要仔细设置管脚（Footprint），即元件的封装，我上网搜了一个封装表，里面有很多封装形式，电阻电容都有它各自的封装形式，于是我对它们进行封装，再制作网络表导入PCB，发现还是有问题，后来才发现，我们Protel99se软件本身就有一个PCB封装库，一些常用元件就有它自己的封装，如果没有封装形式，就需要按照元件实际大小进行封装设计，比如TL16C554在封装库就有它自己的封装形式，它的封装形式就是PGA68X11_SKT，这在封装库中libraries是可以找到的，这时再对SCH文件中进行封装，制作网络表，从60个错误剩下了只有4个错误了，这4个错误都和电阻R1有关，经过分析，最后发现是最开始做SCH文件时，自己编辑电阻管脚长度忘记管脚NODE的标记，这样再对它进行修改后，网络表中就没有错误了。
导入PCB的制作，PCB的制作有很多规则，首先要满足可行性，再是要节省，画出板的大小后，就可以将元件添加进去了，第一次手动布线，花了很长时间还是做不好，最后采用了自动布线，我想，一块好的PCB需要人的手动布线，好的手动布线需要人长时间的训练磨出来的，制作好PCB后是铺地，最后制作的PCB板完整完成了。
附录
5.1全图
5.2丝印层（topoverlayer）
5.3顶层（TopLayer）
5.4
底层（BottomLayer
）
5.5铺地图：
5.6未铺地图：
参考文献
1.王彦平：
《Protel99电路设计指南》清华大学出版社2000版；
2.朱定华：
《Protel99SE原理图和印制板设计》清华大学出版社2007版；
3.万华清：
《Protel99SE电路设计》人民邮电出版社2007版
升级会员 