PCB系统设计指南.docx
《PCB系统设计指南.docx》由会员分享，可在线阅读，更多相关《PCB系统设计指南.docx（9页珍藏版）》请在冰豆网上搜索。
PCB系统设计指南
PCB系统设计指南
高速PCB设计指南之八
第一篇掌握IC封装的特性以达到最佳EMI抑制性能
将去耦电容直接放在IC封装内能够有效控制EMI并提高信号的完整性,本文从IC内部封装入手,分析EMI的来源、IC封装在EMI控制中的作用,进而提出11个有效控制EMI的设计规则,包括封装选择、引脚结构考虑、输出驱动器以及去耦电容的设计方法等,有助于设计工程师在新的设计中选择最合适的集成电路芯片,以达到最佳EMI抑制的性能。
现有的系统级EMI控制技术包括:
（1）电路封闭在一个Faraday盒中（注意包含电路的机械封装应该密封）来实现EMI屏蔽;
（2）电路板或者系统的I/O端口上采取滤波和衰减技术来实现EMI控制;
（3）现电路的电场和磁场的严格屏蔽,或者在电路板上采取适当的设计技术严格控制PCB走线和电路板层（自屏蔽）的电容和电感,从而改进EMI性能。
EMI控制一般需要结合运用上述的各项技术。
一般来说,越接近EMI源,实现EMI控制所需的成本就越小。
PCB上的集成电路芯片是EMI最主要的能量来源,因此如果能够深入了解集成电路芯片的内部特征,能够简化PCB和系统级设计中的EMI控制。
PCB板级和系统级的设计工程师一般认为,它们能够接触到的EMI来源就是PCB。
显然,在PCB设计层面,确实能够做很多的工作来改进EMI。
然而在考虑EMI控制时,设计工程师首先应该考虑IC芯片的选择。
集成电路的某些特征如封装类型、偏置电压和芯片的工艺技术（例如CMOS、ECL、TTL）等都对电磁干扰有很大的影响。
本文将着重讨论这些问题,而且探讨IC对EMI控制的影响。
1、EMI的来源
数字集成电路从逻辑高到逻辑低之间转换或者从逻辑低到逻辑高之间转换过程中,输出端产生的方波信号频率并不是导致EMI的唯一频率成分。
该方波中包含频率范围宽广的正弦谐波分量,这些正弦谐波分量构成工程师所关心的EMI频率成分。
最高EMI频率也称为EMI发射带宽,它是信号上升时间而不是信号频率的函数。
计算EMI发射带宽的公式为:
F=0.35/Tr
其中:
F是频率,单位是GHz;Tr是单位为ns（纳秒）的信号上升时间或者下降时间。
从上述公式中不难看出,如果电路的开关频率为50MHz,而采用的集成电路芯片的上升时间是1ns,那么该电路的最高EMI发射频率将达到350MHz,远远大于该电路的开关频率。
而如果IC的上升时间为500ps,那么该电路的最高EMI发射频率将高达700MHz。
众所周知,电路中的每一个电压值都对应一定的电流,同样每一个电流都存在对应的电压。
当IC的输出在逻辑高到逻辑低或者逻辑低到逻辑高之间变换时,这些信号电压和信号电流就会产生电场和磁场,而这些电场和磁场的最高频率就是发射带宽。
电场和磁场的强度以及对外辐射的百分比,不但是信号上升时间的函数,同时也取决于对信号源到负载点之间信号通道上电容和电感的控制的好坏,在此,信号源位于PCB板的IC内部,而负载位于其它的IC内部,这些IC可能在PCB上,也可能不在该PCB上。
为了有效地控制EMI,不但需要关注IC芯片自身的电容和电感,同样需要重视PCB上存在的电容和电感。
当信号电压与信号回路之间的耦合不紧密时,电路的电容就会减小,因而对电场的抑制作用就会减弱,从而使EMI增大;电路中的电流也存在同样的情况,如果电流同返回路径之间耦合不佳,势必加大回路上的电感,从而增强了磁场,最终导致EMI增加。
换句话说,对电场控制不佳一般也会导致磁场抑制不佳。
用来控制电路板中电磁场的措施与用来抑制IC封装中电磁场的措施大致相似。
正如同PCB设计的情况,IC封装设计将极大地影响EMI。
电路中相当一部分电磁辐射是由电源总线中的电压瞬变造成的。
当IC的输出级发生跳变并驱动相连的PCB线为逻辑”高”时,IC芯片将从电源中吸纳电流,提供输出级所需的能量。
对于IC不断转换所产生的超高频电流而言,电源总线始于PCB上的去耦网络,止于IC的输出级。
如果输出级的信号上升时间为1.0ns,那么IC要在1.0ns这么短的时间内从电源上吸纳足够的电流来驱动PCB上的传输线。
电源总线上电压的瞬变取决于电源总线路径上的电感、吸纳的电流以及电流的传输时间。
电压的瞬变由下面的公式所定义:
V=Ldi/dt,
其中:
L是电流传输路径上电感的值;di表示信号上升时间间隔内电流的变化;dt表示电流的传输时间（信号的上升时间）。
由于IC管脚以及内部电路都是电源总线的一部分,而且吸纳电流和输出信号的上升时间也在一定程度上取决于IC的工艺技术,因此选择合适的IC就能够在很大程度上控制上述公式中提到的所有三个要素。
2、IC封装在电磁干扰控制中的作用
IC封装一般包括:
硅基芯片、一个小型的内部PCB以及焊盘。
硅基芯片安装在小型的PCB上,经过绑定线实现硅基芯片与焊盘之间的连接,在某些封装中也能够实现直接连接。
小型PCB实现硅基芯片上的信号和电源与IC封装上的对应管脚之间的连接,这样就实现了硅基芯片上信号和电源节点的对外延伸。
贯穿该IC的电源和信号的传输路径包括:
硅基芯片、与小型PCB之间的连线、PCB走线以及IC封装的输入和输出管脚。
对电容和电感（对应于电场和磁场）控制的好坏在很大程度上取决于整个传输路径设计的好坏。
某些设计特征将直接影响整个IC芯片封装的电容和电感。
首先看硅基芯片与内部小电路板之间的连接方式。
许多的IC芯片都采用绑定线来实现硅基芯片与内部小电路板之间的连接,这是一种在硅基芯片与内部小电路板之间的极细的飞线。
这种技术之因此应用广泛是因为硅基芯片和内部小电路板的热胀系数（CTE）相近。
芯片本身是一种硅基器件,其热胀系数与典型的PCB材料（如环氧树脂）的热胀系数有很大的差别。
如果硅基芯片的电气连接点直接安装在内部小PCB上的话,那么在一段相对较短的时间之后,IC封装内部温度的变化导致热胀冷缩,这种方式的连接就会因为断裂而失效。
绑定线是一种适应这种特殊环境的引线方式,它能够承受大量的弯曲变形而不容易断裂。
采用绑定线的问题在于,每一个信号或者电源线的电流环路面积的增加将导致电感值升高。
获得较低电感值的优良设计就是实现硅基芯片与内部PCB之间的直接连接,也就是说硅基芯片的连接点直接粘接在PCB的焊盘上。
这就要求选择使用一种特殊的PCB板基材料,这种材料应该具有极低的CTE。
而选择这种材料将导致IC芯片整体成本的增加,因而采用这种工艺技术的芯片并不常见,可是只要这种将硅基芯片与载体PCB直接连接的IC存在而且在设计方案中可行,那么采用这样的IC器件就是较好的选择。
一般来说,在IC封装设计中,降低电感而且增大信号与对应回路之间或者电源与地之间电容是选择集成电路芯片过程的首选考虑。
举例来说,小间距的表面贴装与大间距的表面贴装工艺相比,应该优先考虑选择采用小间距的表面贴装工艺封装的IC芯片,而这两种类型的表面贴装工艺封装的IC芯片都优于过孔引线类型的封装。
BGA封装的IC芯片同任何常见的封装类型相比具有最低的引线电感。
从电容和电感控制的角度来看,小型的封装和更细的间距一般总是代表性能的提高。
引线结构设计的一个重要特征是管脚的分配。
由于电感和电容值的大小都取决于信号或者是电源与返回路径之间的接近程度,因此要考虑足够多的返回路径。
电源和地管脚应该成对分配,每一个电源管脚都应该有对应的地管脚相邻分布,而且在这种引线结构中应该分配多个电源和地管脚对。
这两方面的特征都将极大地降低电源和地之间的环路电感,有助于减少电源总线上的电压瞬变,从而降低EMI。
由于习惯上的原因,现在市场上的许多IC芯片并没有完全遵循上述设计规则,然而IC设计和生产厂商都深刻理解这种设计方法的优点,因而在新的IC芯片设计和发布时IC厂商更关注电源的连接。
理想情况下,要为每一个信号管脚都分配一个相邻的信号返回管脚（如地管脚）。
实际情况并非如此,即使思想最前卫的IC厂商也没有如此分配IC芯片的管脚,而是采用其它折衷方法。
在BGA封装中,一种行之有效的设计方法是在每组八个信号管脚的中心设置一个信号的返回管脚,在这种管脚排列方式下,每一个信号与信号返回路径之间仅相差一个管脚的距离。
而对于四方扁平封装（QFP）或者其它鸥翼（gullwing）型封装形式的IC来说,在信号组的中心放置一个信号的返回路径是不现实的,即便这样也必须保证每隔4到6个管脚就放置一个信号返回管脚。
需要注意的是,不同的IC工艺技术可能采用不同的信号返回电压。
有的IC使用地管脚（如TTL器件）作为信号的返回路径,而有的IC则使用电源管脚（如绝大多数的ECL器件）作为信号的返回路径,也有的IC同时使用电源和地管脚（比如大多数的CMOS器件）作为信号的返回路径。
因此设计工程师必须熟悉设计中使用的IC芯片逻辑系列,了解它们的相关工作情况。
IC芯片中电源和地管脚的合理分布不但能够降低EMI,而且能够极大地改进地弹反射（groundbounce）效果。
当驱动传输线的器件试图将传输线下拉到逻辑低时,地弹反射却依然维持该传输线在逻辑低阈值电平之上,地弹反射可能导致电路的失效或者故障。
IC封装中另一个需要关注的重要问题是芯片内部的PCB设计,内部PCB一般也是IC封装中最大的组成部分,在内部PCB设计时如果能够实现电容和电感的严格控制,将极大地改进设计系统的整体EMI性能。
如果这是一个两层的PCB板,至少要求PCB板的一面为连续的地平面层,PCB板的另一层是电源和信号的布线层。
更理想的情况是四层的PCB板,中间的两层分别是电源和地平面层,外面的两层作为信号的布线层。
由于IC封装内部的PCB一般都非常薄,四层板结构的设计将引出两个高电容、低电感的布线层,它特别适合于电源分配以及需要严格控制的进出该封装的输入输出信号。
低阻抗的平面层能够极大地降低电源总线上的电压瞬变,从而极大地改进EMI性能。
这种受控的信号线不但有利于降低EMI,同样对于确保进出IC的信号的完整性也起到重要的作用。
3、其它相关的IC工艺技术问题
集成电路芯片偏置和驱动的电源电压Vcc是选择IC时要注意的重要问题。
从IC电源管脚吸纳的电流主要取决于该电压值以及该IC芯片输出级驱动的传输线（PCB线和地返回路径）阻抗。
5V电源电压的IC芯片驱动50Ω传输线时,吸纳的电流为100mA;3.3V电源电压的IC芯片驱动同样的50Ω传输线时,吸纳电流将减小到66mA;1.8V电源电压的IC芯片驱动同样的50Ω传输线时,吸纳电流将减小到36mA。
由此可见,在公式V=Ldi/dt中,驱动电流从100mA减少到36mA能够有效地降低电压的瞬变V,因而也就降低了EMI。
低压差分信号器件（LVDS）的信号电压摆幅仅有几百毫伏,能够想象这样的器件技术对EMI的改进将非常明显。
电源系统的去耦也是一个值得特别关注的问题。
IC输出级经过IC的电源管脚吸纳的电流都是由电路板上的去耦网络提供的。
降低电源总线上电压下降的一种可行的办法是缩短去耦电容到IC输出级之间的分布路径。
这样将降低”Ldi/dt”表示式中的”L”项。
由于IC器件的上升时间越来越快,在设计PCB板时唯一能够实施的办法是尽可能地缩短去耦电容到IC输出级之间的分布路径。
一种最直接的解决方法是将所有的电源去耦都放在IC内部。
最理想的情况是直接放在硅基芯片上,并紧邻被驱动的输出级。
对于IC厂商来说,这不但昂贵而且很难实现。
然而如果将去耦电容直接放在IC封装内的PCB板上,而且直接连接到硅基芯片的管脚,这样的设计成本增加得最少,对EMI控制和提高信号完整性的贡献最大。
当前仅有少数高端微处理器采用了这种技术,可是IC厂商们对这项技术的兴趣正与日俱增,能够预见这样的设计技术必将在未来大规模、高功耗的IC设计中普遍应用。
在IC封装内部设计的电容一般数值都很小（小于几百皮法）,因此系统设计工程师依然需要在PCB板上安装数值在0.001uF到0.1uF之间的去耦电容,然而IC封装内部的小电容能够抑制输出波形中的高频成分,这些高频成分是EMI的最主要来源。
传输线终端匹配也是影响EMI的重要问题。
经过实现网络线的终端匹配能够降低或者消除信号反射。
信号反射也是影响信号完整性的一个重要因素。
从减小EMI的角度来看,串行终端匹配效果最明显,因为这种方式的终端匹配将入射波（在传输线上传播的原始波形）降低到了Vcc的一半,因而减小了驱动传输线所需的瞬时吸纳电流。
这种技术经过减少”Ldi/dt”中的”di”项来达到降低EMI的目的。
某些IC厂商将终端匹配电阻放在IC封装内部,这样除了能够降低EMI和提高信号完整性,还减少了PCB板上的电阻数目。
检查IC芯片是否采用了这样的技术能够更加清楚IC的输出阻抗。
当IC的输出阻抗同传输线的阻抗匹配时,就能够认为这样的传输线实现了”串联终端匹配”。
值得注意的是串联终端匹配的IC采用了信号转换的反射模型。
而在实际应用中如果沿传输线方向分布有多个负载,而且有非常严格的时序要求,这时串联终端匹配就可能不起作用。
最后,某些IC芯片输出信号的斜率也受到控制。
对大多数的TTL和CMOS器件来说,当它们的输出级信号发生切换时,输出晶体管完全导通,这样就会产生很大的瞬间电流来驱动传输线。
电源总线上如此大的浪涌电流势必产生非常大的电压瞬变（V=Ldi/dt）。
而许多ECL、MECL和PECL器件经过在输出晶体管线性区的高低电平之间的转换来驱动输出级,一般称之为非饱和逻辑,其结果是输出波形的波峰和波谷会被削平,因而减小了高频谐波分量的幅度。
这种技术经过提升表示式”Ldi/dt”中的信号上升时间”dt”项来减小EMI。
总结
经过仔细考察集成电路芯片的封装、引线结构类型、输出驱动器的设计方法以及去耦电容的设计方法,能够得出有益的设计规则,在电路设计中要注意选择和使用符合以下特征的电子元器件:
*外形尺寸非常小的SMT或者BGA封装;
*芯片内部的PCB是具有电源层和接地层的多层PCB设计;
*IC硅基芯片直接粘接在内部的小PCB上（没有绑定线）;
*电源和地成对并列相邻出现（避免电源和地出现在芯片的边角位置,如74系列逻辑电路）;
*多个电源和地管脚成对配置;
*信号返回管脚（比如地脚）与信号管脚之间均匀分布;
*类似于时钟这样的关键信号配置专门的信号返回管脚;
*采用可能的最低驱动电压（Vcc）,如相对于5V来说能够采用3.3V的驱动电压,或者使用低电压差分逻辑（LVDS）;
*在IC封装内部使用了高频去耦电容;
*在硅基芯片上或者是IC封转内部对输入和输出信号实施终端匹配;
*输出信号的斜率受控制。
总之,选择IC器件的一个最基本的规则是只要能够满足设计系统的时序要求就应该选择具有最长上升时间的元器件。
一旦设计工程师做出最终的决定,可是依然不能确定同一工艺技术不同厂商生产的器件电磁干扰的情况,能够选择不同厂商生产的器件做一些测试。
将有疑问的IC芯片安装到一个专门设计的测试电路板上,启动时钟运行和高速数据操作。
经过连接到频谱分析仪或宽带示波器上的近场磁环路探针能够容易地测试电路板的电磁发射。
第二篇实现PCB高效自动布线的设计技巧和要点
尽管现在的EDA工具很强大,但随着PCB尺寸要求越来越小,器件密度越来越高,PCB设计的难度并不小。
如何实现PCB高的布通率以及缩短设计时间呢?
本文介绍PCB规划、布局和布线的设计技巧和要点。
现在PCB设计的时间越来越短,越来越小的电路板空间,越来越高的器件密度,极其苛刻的布局规则和大尺寸的元件使得设计师的工作更加困难。
为了解决设计上的困难,加快产品的上市,现在很多厂家倾向于采用专用EDA工具来实现PCB的设计。
但专用的EDA工具并不能产生理想的结果,也不能达到100%的布通率,而且很乱,一般还需花很多时间完成余下的工作。
现在市面上流行的EDA工具软件很多,但除了使用的术语和功能键的位置不一样外都大同小异,如何用这些工具更好地实现PCB的设计呢?
在开始布线之前对设计进行认真的分析以及对工具软件进行认真的设置将使设计更加符合要求。
下面是一般的设计过程和步骤。
1、确定PCB的层数
电路板尺寸和布线层数需要在设计初期确定。
如果设计要求使用高密度球栅阵列（BGA）组件,就必须考虑这些器件布线所需要的最少布线层数。
布线层的数量以及层叠（stack-up）方式会直接影响到印制线的布线和阻抗。
板的大小有助于确定层叠方式和印制线宽度,实现期望的设计效果。
多年来,人们总是认为电路板层数越少成本就越低,可是影响电路板的制造成本还有许多其它因素。
近几年来,多层板之间的成本差别已经大大减小。
在开始设计时最好采用较多的电路层并使敷铜均匀分布,以避免在设计临近结束时才发现有少量信号不符合已定义的规则以及空间要求,从而被迫添加新层。
在设计之前认真的规划将减少布线中很多的麻烦。
2、设计规则和限制
自动布线工具本身并不知道应该做些什么。
为完成布线任务,布线工具需要在正确的规则和限制条件下工作。
不同的信号线有不同的布线要求,要对所有特殊要求的信号线进行分类,不同的设计分类也不一样。
每个信号类都应该有优先级,优先级越高,规则也越严格。
规则涉及印制线宽度、过孔的最大数量、平行度、信号线之间的相互影响以及层的限制,这些规则对布线工具的性能有很大影响。
认真考虑设计要求是成功布线的重要一步。
3、元件的布局
为最优化装配过程,可制造性设计（DFM）规则会对元件布局产生限制。
如果装配部门允许元件移动,能够对电路适当优化,更便于自动布线。
所定义的规则和约束条件会影响布局设计。
在布局时需考虑布线路径（routingchannel）和过孔区域,如图
所示。
这些路径和区域对设计人员而言是显而易见的,但自动布线工具一次只会考虑一个信号,经过设置布线约束条件以及设定可布信号线的层,能够使布线工具能像设计师所设想的那样完成布线。
4、扇出设计
在扇出设计阶段,要使自动布线工具能对元件引脚进行连接,表面贴装器件的每一个引脚至少应有一个过孔,以便在需要更多的连接时,电路板能够进行内层连接、在线测试（ICT）和电路再处理。
为了使自动布线工具效率最高,一定要尽可能使用最大的过孔尺寸和印制线,间隔设置为50mil较为理想。
要采用使布线路径数最大的过孔类型。
进行扇出设计时,要考虑到电路在线测试问题。
测试夹具可能很昂贵,而且一般是在即将投入全面生产时才会订购,如果这时候才考虑添加节点以实现100%可测试性就太晚了。
经过慎重考虑和预测,电路在线测试的设计可在设计初期进行,在生产过程后期实现,根据布线路径和电路在线测试来确定过孔扇出类型,电源和接地也会影响到布线和扇出设计。
为降低滤波电容器连接线产生的感抗,过孔应尽可能靠近表面贴装器件的引脚,必要时可采用手动布线,这可能会对原来设想的布线路径产生影响,甚至可能会导致你重新考虑使用哪种过孔,因此必须考虑过孔和引脚感抗间的关系并设定过孔规格的优先级。
5、手动布线以及关键信号的处理
尽管本文主要论述自动布线问题,但手动布线在现在和将来都是印刷电路板设计的一个重要过程。
采用手动布线有助于自动布线工具完成布线工作。
如图2a和图2b所示,经过对挑选出的网络（net）进行手动布线并加以固定,能够形成自动布线时可依据的路径。
无论关键信号的数量有多少,首先对这些信号进行布线,手动布线或结合自动布线工具均可。
关键信号一般必须经过精心的电路设计才能达到期望的性能。
布线完成后,再由有关的工程人员来对这些信号布线进行检查,这个过程相对容易得多。
检查经过后,将这些线固定,然后开始对其余信号进行自动布线。
6、自动布线
对关键信号的布线需要考虑在布线时控制一些电参数,比如减小分布电感和EMC等,对于其它信号的布线也类似。
所有的EDA厂商都会提供一种方法来控制这些参数。
在了解自动布线工具有哪些输入参数以及输入参数对布线的影响后,自动布线的质量在一定程度上能够得到保证。
应该采用通用规则来对信号进行自动布线。
经过设置限制条件和禁止布线区来限定给定信号所使用的层以及所用到的过孔数量,布线工具就能按照工程师的设计思想来自动布线。
如果对自动布线工具所用的层和所布过孔的数量不加限制,自动布线时将会使用到每一层,而且将会产生很多过孔。
在设置好约束条件和应用所创立的规则后,自动布线将会达到与预期相近的结果,当然可能还需要进行一些整理工作,同时还需要确保其它信号和网络布线的空间。
在一部分设计完成以后,将其固定下来,以防止受到后边布线过程的影响。
采用相同的步骤对其余信号进行布线。
布线次数取决于电路的复杂性和你所定义的通用规则的多少。
每完成一类信号后,其余网络布线的约束条件就会减少。
但随之而来的是很多信号布线需要手动干预。
现在的自动布线工具功能非常强大,一般可完成100%的布线。
可是当自动布线工具未完成全部信号布线时,就需对余下的信号进行手动布线。
7、自动布线的设计要点包括:
7.1略微改变设置,试用多种路径布线;
7.2保持基本规则不变,试用不同的布线层、不同的印制线和间隔宽度以及不同线宽、不同类型的过孔如盲孔、埋孔等,观察这些因素对设计结果有何影响;
7.3让布线工具对那些默认的网络根据需要进行处理;
7.4信号越不重要,自动布线工具对其布线的自由度就越大。
8、布线的整理
如果你所使用的EDA工具软件能够列出信号的布线长度,检查这些数据,你可能会发现一些约束条件很少的信号布线的长度很长。
这个问题比较容易处理,经过手动编辑能够缩短信号布线长度和减少过孔数量。
在整理过程中,你需要判断出哪些布线合理,哪些布线不合理。
同手动布线设计一样,自动布线设计也能在检查过程中进行整理和编辑。
9、电路板的外观
以前的设计常常注意电路板的视觉效果,现在不一样了。
自动设计的电路板不比手动设计的美观,但在电子特性上能满足规定的要求,而且设计的完整性能得到保证
第三篇布局布线技术的发展
摘要:
随着微孔和单片高密度集成系统等新硬件技术的应用,自由角度布线、自动布局和3D布局布线等新型软件将会成为电路板设计人员必备的设计工具之一。
在早期的电路板设计工具中,布局有专门的布局软件,布线也有专门的布线软件,两者之间没什么联系。
随着球栅阵列封装的高密度单芯片、高密度连接器、微孔内建技术以及3D板在印刷电路板设计中的应用,布局和布线已越来越一体化,并成为设计过程的重要组成部分。
自动布局和自由角度布线等软件技术已渐渐成为解决这类高度一体化问题的重要方法,利用此类软件能在规定时间范围内设计出可制造的电路板。
在当前产品上市时间越来越短的情况下,手动布线极为耗时,不合时宜。
因此,现在要求布局布线工具具有自动布线功能,以快速响应市场对产品设计提出的要求。
1、设计约束条件
由于要考虑电磁兼容（EMC）及电磁干扰、串扰、信号延迟和差分对布线等高密度设计因素,布局布线的约束条件每年都在增加。
例如,在几年前,一般的电路板仅需6个差分对来进行布线,而现在则需600对。
在一定时间内仅依赖手动布线来实现这600对布线是不可能的,因此自动布线工具必不可少。
尽管与几年前相比,当今设计中的节点（net）数目没有大的改变,只是硅片复杂性有所增加,可是设计中重要节点的比例大大增加了。
当然,对于某些特别重要的节点,要求布局布线工具能够加以区分,但无需对每个管脚或节点都加以限制。
2、自由角度布线
随着单片器件上集成的功能越来越多,其输出管脚数目也大大增加,但其封装尺寸并没随之扩大。
因此,再加上管脚间距和阻抗因素的限制,这类器件必须采用更细的线宽。
同时产品尺寸的总体减小也意味着用于布局布线的空间也大大减小了。
在某些消费类产品中,底板的大小与其上器件大小相差无几,元件占据的板面积高达80%。
某些高密度元件管脚交错,即使采用具45°布线功能的工具也无法进行自动布线。
尽管45°布线工具能对某
升级会员 