维修资料 迅维时序资料免费送之一INTEL芯片组标准时序图和解释.docx

维修资料 迅维时序资料免费送之一INTEL芯片组标准时序图和解释.docx

《维修资料 迅维时序资料免费送之一INTEL芯片组标准时序图和解释.docx》由会员分享，可在线阅读，更多相关《维修资料 迅维时序资料免费送之一INTEL芯片组标准时序图和解释.docx（5页珍藏版）》请在冰豆网上搜索。

维修资料迅维时序资料免费送之一INTEL芯片组标准时序图和解释

[维修资料]迅维时序资料免费送之一--INTEL芯片组标准时序图和解释

INTEL4系列、INTEL5系列、INTEL6系列

=============华丽的分割线=============%M9q;k）`%L&s1|

----INTEL4系列芯片组时序图和解释-----

[维修资料]

迅维时序资料免费送之一--INTEL芯片组标准时序图和解释

时序图解释：

9b.B8l/B-x8C$`

系统状态：

G3：

整个系统的电源均关闭S5：

关机状态S4：

休眠状态S3:

睡眠状态S0：

开机状态

信号解释：

/d1v9a3k7W5~+n7k$n

VCCRTC：

南桥RTC电路的供电，3V，给南桥内部的CMOS芯片（RAM）供电。

RTCRST#：

南桥RTC电路的复位信号，3V。

ICH9以后增加了一个RTC复位信号，名字是SRTCRST#

32.768KHz：

南桥得到了VCCRTC和RTCRST#后，给晶振供电，晶振起振。

晶振两脚电压0.1-0.5V之间

V5REF_SUS：

5V待机电压。

VCCSUS3_3：

3.3V待机电压。

VCCSUS1_05：

南桥内部产生给自己供电的1.05V，不用管。

RSMRST#：

通知南桥3.3V待机电压正常，电压3.3V，受控于外部电路。

SUSCLK：

南桥收到RSMRST#后发出的32K时钟，大多数老机器不采用，可以忽略，新机器发给EC。

$t0s,h1D*N;H7y;[

PWRBTN#：

POWERBUTTON，电源按钮，3.3V-0-3.3V脉冲信号，下降沿触发。

/_:

r"l8u%s

SLP_S5#：

3.3V，南桥退出关机状态的控制信号。

%['?

）m6S,O"E+Z;I

SLP_S4#：

3.3V，南桥退出休眠状态的控制信号。

（一般S5#和S4#只采用一个，用来控制产生内存供电，另一个空着。

）

SLP_S3#：

3.3V，南桥退出睡眠状态的控制信号。

（一般用来控制桥供电、总线供电、独显供电、CPU供电等。

）

VDIMM：

内存供电。

!

k6~"I!

V9[0m;@

VCORE/VCC：

指桥供电VCC1_5、VCC3_3、V5REF、总线供电、独显供电、CPU供电等各路S0电。

VRMPWRGD：

通知南桥此时CPU供电正常，3.3V。

（t5w5e#l4U1P#[`

CLKGEN.：

时钟芯片开始工作，发出各路时钟。

4@-e'X2[（],a（h2d3^

PWROK：

通知南桥此时供电都正常了（SLP_S3#任务完成），3.3V。

CPUPWRGD：

南桥发出给CPU的PG，1.05V。

1`+V5m4I*r9p4y{#Y

PLTRST#：

平台复位，南桥发出的第一个复位，一般给板载芯片如北桥、EC等，3.3V。

PCIRST#：

PCI复位，南桥发出的第二个复位，一般给MINI插槽，3.3V。

+V1i-{8k,q）H;p9j4U1e

CPURST#：

北桥收到PLTRST#后，发给CPU的复位，1.05V。

!

[5@"o5H0i'O）Z

（N0s*b（e5b*k9e!

L5I#Y

----INTEL5系列芯片组时序图和解释-----#t1[/E8M#e!

I:

H3b信号解释：

Source：

来源Destination：

目标Signal

name：

信号名称

）E4B"V.e（w*UC!

Q"P

VCCRTC：

从主板送给PCH桥的3V供电，给桥的RTC电路供电，以保存CMOS参数

RTCRST#/SRTCRST#：

从主板送给桥的3V高电平，RTC电路的复位信号，从ICH9开始，有2个复位9H,Z;b+k%d2Q7N/D

32.768KHz：

桥旁边的32.768KHz晶振，桥给晶振供电，晶振提供频率给桥

VCCSUS3_3：

主板给桥的待机供电，3.3V9i1t9z-`,V8P7F#@&[

RSMRST#：

主板给桥的3.3V高电平的ACPI复位信号，意思是通知桥，此时待机电压已经OK

SUSCLK：

桥发出的32.768KHz时钟。

如果EC内置晶振的，一般SUSCLK会送给EC，同步时钟6^&n;?

3y.j

PWRBTN#：

桥收到的下降沿触发信号，3.3V—0V—3.3V，通知桥可以退出睡眠状态

SLP_S5#：

桥收到PWRBTN#后，置高SLP_S5#成3.3V，表示退出关机状态

SLP_S4#：

桥置高SLP_S4#成3.3V，表示退出休眠状态

SLP_S3#：

桥置高SLP_S3#成3.3V，表示退出待机状态，进入S0开机状态

SLP_M#：

从ICH8开始，增加SLP_M#，是桥发出的用于开启ME模块供电的控制信号，3.3V#S/Xb8b4^,A+S+J（k9u

如果主板支持AMT并开启AMT功能时，此信号会在触发前就产生；关闭AMT功能时，此信号时序与SLP_S3#一致。

如果主板不支持AMT，SLP_M#悬空不采用`4z0l;L:

A,B

SLP_LAN#：

LAN子系统休眠控制，控制网卡供电。

如果主板没有使用INTEL的集成网卡，此信号不采用。

若使用INTEL的集成网卡，支持网络唤醒的话，此信号待机时就为高，不支持网络唤醒时，此信号跟随SLP_M#或SLP_S3#。

1\&U$_8V5`-B

VCCME：

ME模块的供电（即实现AMT功能的供电），受控于SLP_M#。

SLP_M#悬空时（主板无ME固件），VCCME直接采用S0状态的供电，比如总线供电和VCC3_3

VDIMM：

指内存供电，受控于SLP_S4#

VCC：

指桥供电VCCCORE、VCC3_3、V5REF、总线供电、VCCPLL等S0电压，受控于SLP_S3#

VCC_CPU：

主板给CPU的核心供电，也是受控于SLP_S3#，有延时9d2_"D3g/U6K8]-r

SYS_PWROK：

由CPU的电源管理芯片发给桥的3.3V高电平，等同于VRMPWRGD3?

0j*D7R$C3Y3x*v#`-B（G*o

PWROK：

主板发给桥的3.3V高电平，表示S0状态电压都OK（桥和总线供电）*`*z4?

-j1T&y

MEPWROK：

ME模块电源好，3.3V。

支持AMT时，MEPWROK由ME模块供电控制；不支持AMT时，MEPWROK与PWROK连一起

LAN_RST#：

可以理解为网卡的电源好信号。

如果主板没有使用INTEL的集成网卡，此信号强制接地。

1H.e:

V3D'r4X!

S

ClockChipOutputs：

时钟芯片被开启，输出各组时钟3z/p7l"`5t）I5@

PROCPWRGD：

桥发给CPU的PG，表示CPU的核心电压OK。

4F,`）s$I4[

DRAMPWROK：

桥发给CPU的PG，表示CPU的内存模块供电OK。

开漏输出，需外部上拉

PLTRST#：

桥发出的平台复位3.3V，经过转换（一般是串联分压）作为CPU复位----INTEL6系列芯片组时序图和解释-----9X/l3L+KZ$D-r:

z4F'_

信号解释：

Source：

来源Destination：

目标Signalname：

信号名称;N#P）r/W*w7}$a

VCCRTC：

桥的RTC电路供电，以保存CMOS参数

RTCRST#/SRTCRST#：

桥的RTC电路的复位信号，3V以上高电平，从ICH9开始，有2个复位

32.768KHz：

桥旁边的32.768KHz晶振，桥给晶振供电，晶振提供频率给桥

VCCDSW3_3：

桥的深度睡眠待机电压（DeepSleepWell），3.3V。

不支持深度睡眠时，此电压与VCCSUS3_3连一起）p2^#S+[.K:

yD2M:

E

DPWROK：

桥的深度睡眠待机电压好，3.3V。

不支持深度睡眠时，此信号与RSMRST#连一起

SLP_SUS#：

桥发出的深度睡眠状态指示信号，可用于控制浅睡眠待机电压（如VCCSUS3_3）的开启和关闭。

不支持深度睡眠时，SLP_SUS#悬空

VCCSUS3_3：

桥的浅睡眠待机供电，3.3V（s:

b8z.L"c）A"y）V*v（M-K

RSMRST#：

桥的浅睡眠待机电压好，3.3V

SUSCLK：

桥发出的32.768KHz时钟，但不一定被主板采用8i-_+V3Y3B6N;c;X

PWRBTN#：

桥收到的下降沿触发信号，3.3V—0V—3.3V，通知桥可以退出睡眠状态

SLP_S5#：

桥收到PWRBTN#后，置高SLP_S5#成3.3V，表示退出关机状态

SLP_S4#：

桥置高SLP_S4#成3.3V，表示退出休眠状态

SLP_S3#：

桥置高SLP_S3#成3.3V，表示退出待机状态，进入S0开机状态

SLP_A#：

桥发出的主动睡眠电路（ActiveSleepWell，简称ASW）电源开启信号，用于开启ME模块供电

如果主板支持AMT并开启AMT功能，此信号会在触发前就产生；关闭AMT功能，此信号时序与SLP_S3#一致。

如果主板不支持AMT，SLP_A#悬空不采用

SLP_LAN#：

LAN子系统休眠控制，控制网卡供电。

如果主板没有使用INTEL的集成网卡，此信号不采用。

若使用INTEL的集成网卡，支持网络唤醒的话，此信号待机时就为高，不支持网络唤醒时，此信号跟随SLP_A#或SLP_S3#。

+d.B/N%z7s4I;}（[.H

VCCASW：

主动睡眠电路的供电（ME模块），受控于SLP_A#。

SLP_A#悬空时（不支持AMT），VCCASW直接采用S0状态的供电，如1.05V总线供电。

VDIMM：

指内存供电，一般受控于SLP_S4#6~;g%`$AS/h4tO）h-d

VCC：

指桥供电VCCCORE、VCC3_3、V5REF、总线供电、VCCSA、VCCPLL等S0电压，受控于SLP_S3#

PWROK：

主板发给桥的3.3V高电平，表示S0状态电压都OK!

e/D.R8d-I1^

APWROK：

主动睡眠电路电源好，支持AMT时，APWROK由AMT电压控制；不支持AMT时，APWROK与PWROK同步

DRAMPWROK：

桥收到PWROK后发给CPU的PG，通知CPU，内存模块供电OK

25MHzCrystalOsc：

6系列芯片组无时钟芯片，桥增加25M晶振，给桥内部的时钟模块提供基准频率

PCHOutputClocks：

桥输出各组时钟

PROCPWRGD：

桥正常读取BIOS后，发给CPU的PG，表示CPU的非核心电压OK

CPUSVID：

当CPU收到PROCPWRGD后，CPU发出SVID给CPU供电芯片。

CPU_SVID是由CPU发给CPU供电芯片的一组信号，由DATA和CLK组成的标准串行总线和一个起提示作用的ALERT#信号所组成。

用于控制CPU核心电压和集显供电。

）y"d4nv+o*g

VCCCORE_CPU：

CPU供电芯片输出CPU的核心供电&vu5v（|9f/z

SYS_PWROK：

由CPU的供电芯片发给桥的3.3V高电平，表示CPU核心供电OK$q.I!

S4P-p6O1X

PLTRST#：

桥发出的平台复位3.3V，经过转换作为CPU复位