维修资料 迅维时序资料免费送之一INTEL芯片组标准时序图和解释.docx

1、维修资料 迅维时序资料免费送之一INTEL芯片组标准时序图和解释维修资料 迅维时序资料免费送之一-INTEL芯片组标准时序图和解释 INTEL 4系列、INTEL 5系列、INTEL 6系列=华丽的分割线=% M9 q; k) % L& s1 |-INTEL 4系列芯片组时序图和解释- 维修资料迅维时序资料免费送之一-INTEL芯片组标准时序图和解释时序图解释：9 b. B8 l/ B- x8 C$ 系统状态：G3：整个系统的电源均关闭 S5：关机状态 S4：休眠状态 S3:睡眠状态 S0：开机状态信号解释：/ d1 v9 a3 k7 W5 + n7 k$ nVCCRTC：南桥RTC电

2、路的供电，3V，给南桥内部的CMOS芯片(RAM)供电。RTCRST#：南桥RTC电路的复位信号，3V。ICH9以后增加了一个RTC复位信号，名字是SRTCRST#32.768KHz：南桥得到了VCCRTC和RTCRST#后，给晶振供电，晶振起振。晶振两脚电压0.1-0.5V之间V5REF_SUS：5V待机电压。VCCSUS3_3：3.3V待机电压。VCCSUS1_05：南桥内部产生给自己供电的1.05V，不用管。RSMRST#：通知南桥3.3V待机电压正常，电压3.3V，受控于外部电路。SUSCLK：南桥收到RSMRST#后发出的32K时钟，大多数老机器不采用，可以忽略，新机器发给EC。$

3、t0 s, h1 D* N; H7 y; PWRBTN#：POWER BUTTON，电源按钮，3.3V-0-3.3V脉冲信号，下降沿触发。/ _: r l8 u% sSLP_S5#：3.3V，南桥退出关机状态的控制信号。% ?) m6 S, O E+ Z; ISLP_S4#：3.3V，南桥退出休眠状态的控制信号。（一般S5#和S4#只采用一个，用来控制产生内存供电，另一个空着。）SLP_S3#：3.3V，南桥退出睡眠状态的控制信号。（一般用来控制桥供电、总线供电、独显供电、CPU供电等。）VDIMM：内存供电。! k6 I! V9 0 m; VCORE/VCC：指桥供电VCC1_5、VCC3_

4、3、V5REF、总线供电、独显供电、CPU供电等各路S0电。VRMPWRGD：通知南桥此时CPU供电正常，3.3V。( t5 w5 e# l4 U1 P# CLK GEN.：时钟芯片开始工作，发出各路时钟。4 - e X2 ( , a( h2 d3 PWROK：通知南桥此时供电都正常了(SLP_S3#任务完成)，3.3V。CPUPWRGD：南桥发出给CPU的PG，1.05V。1 + V5 m4 I* r9 p4 y # YPLTRST#：平台复位，南桥发出的第一个复位，一般给板载芯片如北桥、EC等，3.3V。PCIRST#：PCI复位，南桥发出的第二个复位，一般给MINI插槽，3.3V。+ V

5、1 i- 8 k, q) H; p9 j4 U1 eCPURST#：北桥收到PLTRST#后，发给CPU的复位，1.05V。! 5 o5 H0 i O) Z( N0 s* b( e5 b* k9 e! L5 I# Y-INTEL 5系列芯片组时序图和解释-# t1 / E8 M# e! I: H3 b信号解释：Source：来源 Destination：目标 Signalname：信号名称 ) E4 B V. e( w* U C! Q PVCCRTC：从主板送给PCH桥的3V供电，给桥的RTC电路供电，以保存CMOS参数RTCRST#/SRTCRST#：从主板送给桥的3V高电平，RTC电路的复

6、位信号，从ICH9开始，有2个复位9 H, Z; b+ k% d2 Q7 N/ D32.768KHz：桥旁边的32.768KHz晶振，桥给晶振供电，晶振提供频率给桥VCCSUS3_3：主板给桥的待机供电，3.3V9 i1 t9 z- , V8 P7 F# & RSMRST#：主板给桥的3.3V高电平的ACPI复位信号，意思是通知桥，此时待机电压已经OKSUSCLK：桥发出的32.768KHz时钟。如果EC内置晶振的，一般SUSCLK会送给EC，同步时钟6 & n; ?3 y. jPWRBTN#：桥收到的下降沿触发信号，3.3V0V3.3V，通知桥可以退出睡眠状态SLP_S5#：

7、桥收到PWRBTN#后，置高SLP_S5#成3.3V，表示退出关机状态SLP_S4#：桥置高SLP_S4#成3.3V，表示退出休眠状态SLP_S3#：桥置高SLP_S3#成3.3V，表示退出待机状态，进入S0开机状态SLP_M#：从ICH8开始，增加SLP_M#，是桥发出的用于开启ME模块供电的控制信号，3.3V# S/ X b8 b4 , A+ S+ J( k9 u如果主板支持AMT并开启AMT功能时，此信号会在触发前就产生；关闭AMT功能时，此信号时序与SLP_S3#一致。如果主板不支持AMT，SLP_M#悬空不采用 4 z0 l; L: A, BSLP_LAN#： LAN子系统休眠控制，

8、控制网卡供电。如果主板没有使用INTEL的集成网卡，此信号不采用。若使用INTEL的集成网卡，支持网络唤醒的话，此信号待机时就为高，不支持网络唤醒时，此信号跟随SLP_M#或SLP_S3#。1 & U$ _8 V5 - BVCCME：ME模块的供电（即实现AMT功能的供电），受控于SLP_M#。SLP_M#悬空时(主板无ME固件)，VCCME直接采用S0状态的供电，比如总线供电和VCC3_3VDIMM：指内存供电，受控于SLP_S4#VCC：指桥供电VCCCORE、VCC3_3、V5REF、总线供电、VCCPLL等S0电压，受控于SLP_S3#VCC_CPU：主板给CPU的核心供电，也

9、是受控于SLP_S3#，有延时9 d2 _ D3 g/ U6 K8 - rSYS_PWROK：由CPU的电源管理芯片发给桥的3.3V高电平，等同于VRMPWRGD3 ?0 j* D7 R$ C3 Y3 x* v# - B( G* oPWROK：主板发给桥的3.3V高电平，表示S0状态电压都OK（桥和总线供电）* * z4 ?- j1 T& yMEPWROK：ME模块电源好，3.3V。支持AMT时，MEPWROK由ME模块供电控制；不支持AMT时，MEPWROK与PWROK连一起LAN_RST#：可以理解为网卡的电源好信号。如果主板没有使用INTEL的集成网卡，此信号强制接地。1 H.

10、e: V3 D r4 X! SClock Chip Outputs：时钟芯片被开启，输出各组时钟3 z/ p7 l 5 t) I5 PROCPWRGD：桥发给CPU的PG，表示CPU的核心电压OK。4 F, ) s$ I4 DRAMPWROK：桥发给CPU的PG，表示CPU的内存模块供电OK。开漏输出，需外部上拉PLTRST#：桥发出的平台复位3.3V，经过转换（一般是串联分压）作为CPU复位-INTEL 6系列芯片组时序图和解释-9 X/ l3 L+ K Z$ D- r: z4 F _信号解释：Source：来源 Destination：目标 Signal name：信号名称; N# P)

11、r/ W* w7 $ aVCCRTC：桥的RTC电路供电，以保存CMOS参数RTCRST#/SRTCRST#：桥的RTC电路的复位信号，3V以上高电平，从ICH9开始，有2个复位32.768KHz：桥旁边的32.768KHz晶振，桥给晶振供电，晶振提供频率给桥VCCDSW3_3：桥的深度睡眠待机电压（Deep Sleep Well），3.3V。不支持深度睡眠时，此电压与VCCSUS3_3连一起) p2 # S+ . K: y D2 M: EDPWROK：桥的深度睡眠待机电压好，3.3V。不支持深度睡眠时，此信号与RSMRST#连一起SLP_SUS#：桥发出的深度睡眠状态指示信号，可用于控制浅睡

12、眠待机电压(如VCCSUS3_3)的开启和关闭。不支持深度睡眠时，SLP_SUS#悬空VCCSUS3_3：桥的浅睡眠待机供电，3.3V( s: b8 z. L c) A y) V* v( M- KRSMRST#：桥的浅睡眠待机电压好，3.3VSUSCLK：桥发出的32.768KHz时钟，但不一定被主板采用8 i- _+ V3 Y3 B6 N; c; XPWRBTN#：桥收到的下降沿触发信号，3.3V0V3.3V，通知桥可以退出睡眠状态SLP_S5#：桥收到PWRBTN#后，置高SLP_S5#成3.3V，表示退出关机状态SLP_S4#：桥置高SLP_S4#成3.3V，表示退出休眠状态SLP_S3

13、#：桥置高SLP_S3#成3.3V，表示退出待机状态，进入S0开机状态SLP_A#：桥发出的主动睡眠电路（Active Sleep Well，简称ASW）电源开启信号，用于开启ME模块供电如果主板支持AMT并开启AMT功能，此信号会在触发前就产生；关闭AMT功能，此信号时序与SLP_S3#一致。如果主板不支持AMT，SLP_A#悬空不采用SLP_LAN#： LAN子系统休眠控制，控制网卡供电。如果主板没有使用INTEL的集成网卡，此信号不采用。若使用INTEL的集成网卡，支持网络唤醒的话，此信号待机时就为高，不支持网络唤醒时，此信号跟随SLP_A#或SLP_S3#。+ d. B/ N% z7

14、s4 I; ( . HVCCASW：主动睡眠电路的供电（ME模块），受控于SLP_A#。SLP_A#悬空时(不支持AMT)，VCCASW直接采用S0状态的供电，如1.05V总线供电。VDIMM：指内存供电，一般受控于SLP_S4#6 ; g% $ A S/ h4 t O) h- dVCC：指桥供电VCCCORE、VCC3_3、V5REF、总线供电、VCCSA、VCCPLL等S0电压，受控于SLP_S3#PWROK：主板发给桥的3.3V高电平，表示S0状态电压都OK! e/ D. R8 d- I1 APWROK：主动睡眠电路电源好，支持AMT时，APWROK由AMT电压控制； 不支持AMT时，A

15、PWROK与PWROK同步DRAMPWROK：桥收到PWROK后发给CPU的PG，通知CPU，内存模块供电OK25MHz Crystal Osc：6系列芯片组无时钟芯片，桥增加25M晶振，给桥内部的时钟模块提供基准频率PCH Output Clocks：桥输出各组时钟PROCPWRGD：桥正常读取BIOS后，发给CPU的PG，表示CPU的非核心电压OKCPU SVID：当CPU收到PROCPWRGD后，CPU发出SVID给CPU供电芯片。CPU_SVID是由CPU发给CPU供电芯片的一组信号，由DATA和CLK组成的标准串行总线和一个起提示作用的ALERT#信号所组成。用于控制CPU核心电压和集显供电。 ) y d4 n v+ o* gVCCCORE_CPU：CPU供电芯片输出CPU的核心供电& v u5 v( |9 f/ zSYS_PWROK：由CPU的供电芯片发给桥的3.3V高电平，表示CPU核心供电OK$ q. I! S4 P- p6 O1 XPLTRST#：桥发出的平台复位3.3V，经过转换作为CPU复位