《集成电路工艺原理芯片制造》课程+试题库.docx

《集成电路工艺原理芯片制造》课程+试题库.docx

《《集成电路工艺原理芯片制造》课程+试题库.docx》由会员分享，可在线阅读，更多相关《《集成电路工艺原理芯片制造》课程+试题库.docx（25页珍藏版）》请在冰豆网上搜索。

《集成电路工艺原理芯片制造》课程+试题库

一、填空题〔30分=1分*30〕10题/章

晶圆制备

1．用来做芯片的高纯硅被称为〔半导体级硅〕，英文简称〔GSG〕，有时也被称为〔电子级硅〕。

2．单晶硅生长常用〔CZ法〕和〔区熔法〕两种生长方式，生长后的单晶硅被称为〔硅锭〕。

3．晶圆的英文是〔wafer〕，其常用的材料是〔硅〕和〔锗〕。

4．晶圆制备的九个工艺步骤分别是〔单晶生长〕、整型、〔切片〕、磨片倒角、刻蚀、〔抛光〕、清洗、检查和包装。

5．从半导体制造来讲，晶圆中用的最广的晶体平面的密勒符号是〔100〕、〔110〕和〔111〕。

6．CZ直拉法生长单晶硅是把〔融化了的半导体级硅液体〕变为〔有正确晶向的〕并且〔被掺杂成p型或n型〕的固体硅锭。

7．CZ直拉法的目的是〔实现均匀掺杂的同时并且复制仔晶的结构，得到适宜的硅锭直径并且限制杂质引入到硅中〕。

影响CZ直拉法的两个主要参数是〔拉伸速率〕和〔晶体旋转速率〕。

8．晶圆制备中的整型处理包括〔去掉两端〕、〔径向研磨〕和〔硅片定位边和定位槽〕。

9．制备半导体级硅的过程：

1〔制备工业硅〕；2〔生长硅单晶〕；3〔提纯〕。

氧化

10．二氧化硅按结构可分为〔〕和〔〕或〔〕。

11．热氧化工艺的根本设备有三种：

〔卧式炉〕、〔立式炉〕和〔快速热处理炉〕。

12．根据氧化剂的不同，热氧化可分为〔干氧氧化〕、〔湿氧氧化〕和〔水汽氧化〕。

13．用于热工艺的立式炉的主要控制系统分为五局部：

〔工艺腔〕、〔硅片传输系统〕、气体分配系统、尾气系统和〔温控系统〕。

14．选择性氧化常见的有〔局部氧化〕和〔浅槽隔离〕，其英语缩略语分别为LOCOS和〔STI〕。

15．列出热氧化物在硅片制造的4种用途：

〔掺杂阻挡〕、〔外表钝化〕、场氧化层和〔金属层间介质〕。

16．可在高温设备中进行的五种工艺分别是〔氧化〕、〔扩散〕、〔〕、退火和合金。

17．硅片上的氧化物主要通过〔热生长〕和〔淀积〕的方法产生，由于硅片外表非常平整，使得产生的氧化物主要为层状结构，所以又称为〔薄膜〕。

18．热氧化的目标是按照〔〕要求生长〔〕、〔〕的二氧化硅薄膜。

19．立式炉的工艺腔或炉管是对硅片加热的场所，它由垂直的〔石英工艺腔〕、〔加热器〕和〔石英舟〕组成。

淀积

20．目前常用的CVD系统有：

〔APCVD〕、〔LPCVD〕和〔PECVD〕。

21．淀积膜的过程有三个不同的阶段。

第一步是〔晶核形成〕，第二步是〔聚焦成束〕，第三步是〔会聚成膜〕。

22．缩略语PECVD、LPCVD、HDPCVD和APCVD的中文名称分别是〔等离子体增强化学气相淀积〕、〔低压化学气相淀积〕、高密度等离子体化学气相淀积、和〔常压化学气相淀积〕。

23．在外延工艺中，如果膜和衬底材料〔相同〕，例如硅衬底上长硅膜，这样的膜生长称为〔同质外延〕；反之，膜和衬底材料不一致的情况，例如硅衬底上长氧化铝，那么称为〔异质外延〕。

24．如果淀积的膜在台阶上过度地变薄，就容易导致高的〔膜应力〕、〔电短路〕或者在器件中产生不希望的〔诱生电荷〕。

25．深宽比定义为间隙得深度和宽度得比值。

高的深宽比的典型值大于〔〕。

高深宽比的间隙使得难于淀积形成厚度均匀的膜，并且会产生〔〕和〔〕。

26．化学气相淀积是通过〔〕的化学反响在硅片外表淀积一层〔〕的工艺。

硅片外表及其邻近的区域被〔〕来向反响系统提供附加的能量。

27．化学气相淀积的根本方面包括：

〔〕；〔〕；〔〕。

28．在半导体产业界第一种类型的CVD是〔〕，其发生在〔〕区域，在任何给定的时间，在硅片外表〔〕的气体分子供发生反响。

29．HDPCVD工艺使用同步淀积和刻蚀作用，其外表反响分为：

〔〕、〔〕、〔〕、热中性CVD和反射。

金属化

30．金属按其在集成电路工艺中所起的作用，可划分为三大类：

〔〕、〔〕和〔〕。

31．气体直流辉光放电分为四个区，分别是：

无光放电区、汤生放电区、辉光放电区和电弧放电区。

其中辉光放电区包括前期辉光放电区、〔〕和〔〕，那么溅射区域选择在〔〕。

32．溅射现象是在〔〕中观察到的，集成电路工艺中利用它主要用来〔〕，还可以用来〔〕。

33．对芯片互连的金属和金属合金来说，它所必备一些要求是：

〔导电率〕、高黏附性、〔淀积〕、〔平坦化〕、可靠性、抗腐蚀性、应力等。

34．在半导体制造业中，最早的互连金属是〔铝〕，在硅片制造业中最普通的互连金属是〔铝〕，即将取代它的金属材料是〔铜〕。

35．写出三种半导体制造业的金属和合金〔Al〕、〔Cu〕和〔铝铜合金〕。

36．阻挡层金属是一类具有〔高熔点〕的难熔金属，金属铝和铜的阻挡层金属分别是〔W〕和〔W〕。

37．多层金属化是指用来〔〕硅片上高密度堆积器件的那些〔〕和〔〕。

38．被用于传统和双大马士革金属化的不同金属淀积系统是：

〔〕、〔〕、〔〕和铜电镀。

39．溅射主要是一个〔〕过程，而非化学过程。

在溅射过程中，〔〕撞击具有高纯度的靶材料固体平板，按物理过程撞击出原子。

这些被撞击出的原子穿过〔〕，最后淀积在硅片上。

平坦化

40．缩略语PSG、BPSG、FSG的中文名称分别是〔〕、〔〕和〔〕。

41．列举硅片制造中用到CMP的几个例子：

〔〕、LI氧化硅抛光、〔〕、〔〕、钨塞抛光和双大马士革铜抛光。

42．终点检测是指〔CMP设备〕的一种检测到平坦化工艺把材料磨到一个正确厚度的能力。

两种最常用的原位终点检测技术是〔电机电流终点检测〕和〔光学终点检测〕。

43．硅片平坦化的四种类型分别是〔平滑〕、局部平坦化、〔局部平坦化〕和〔全局平坦化〕。

44．20世纪80年代后期，〔〕开发了化学机械平坦化的〔〕，简称〔〕，并将其用于制造工艺中对半导体硅片的平坦化。

45．传统的平坦化技术有〔〕、〔〕和〔〕。

46．CMP是一种外表〔全局平坦化〕的技术，它通过硅片和一个抛光头之间的相对运动来平坦化硅片外表，在硅片和抛光头之间有〔磨料〕，并同时施加〔压力〕。

47．磨料是精细研磨颗粒和化学品的混合物，在〔〕中用来磨掉硅片外表的特殊材料。

常用的有〔〕、金属钨磨料、〔〕和特殊应用磨料。

48．有两种CPM机理可以解释是如何进行硅片外表平坦化的：

一种是外表材料与磨料发生化学反响生成一层容易去除的外表层，属于〔〕；另一种是〔〕，属于〔〕。

49．反刻属于〔〕的一种，外表起伏可以用一层厚的介质或其他材料作为平坦化的牺牲层，这一层牺牲材料填充〔〕，然后用〔〕技术来刻蚀这一牺牲层，通过用比低处快的刻蚀速率刻蚀掉高处的图形来使外表的平坦化。

光刻

50．现代光刻设备以光学光刻为根底，根本包括：

〔〕、光学系统、〔〕、对准系统和〔〕。

51．光刻包括两种根本的工艺类型：

负性光刻和〔正性光刻〕，两者的主要区别是所用光刻胶的种类不同，前者是〔负性光刻胶〕，后者是〔正性光刻胶〕。

52．写出以下光学光刻中光源波长的名称：

436nmG线、405nm〔〕、365nmI线、248nm〔〕、193nm深紫外、157nm〔〕。

53．光学光刻中，把与掩膜版上图形〔〕的图形复制到硅片外表的光刻是〔〕性光刻；把与掩膜版上相同的图形复制到硅片外表的光刻是〔〕性光刻。

54．有光刻胶覆盖硅片的三个生产区域分别为〔〕、〔〕和〔〕。

55．I线光刻胶的4种成分分别是〔〕、〔〕、〔〕和添加剂。

56．对准标记主要有四种：

一是〔〕，二是〔〕，三是精对准，四是〔〕。

57．光刻使用〔〕材料和可控制的曝光在硅片外表形成三维图形，光刻过程的其它说法是〔〕、光刻、掩膜和〔〕。

58．对于半导体微光刻技术，在硅片外表涂上〔〕来得到一层均匀覆盖层最常用的方法是旋转涂胶，其有4个步骤：

〔〕、旋转铺开、旋转甩掉和〔〕。

59．光学光刻的关键设备是光刻机，其有三个根本目标：

〔使硅片外表和石英掩膜版对准并聚焦，包括图形〕；〔通过对光刻胶曝光，把高分辨率的投影掩膜版上图形复制到硅片上〕；〔在单位时间内生产出足够多的符合产品质量规格的硅片〕。

刻蚀

60．在半导体制造工艺中有两种根本的刻蚀工艺：

〔〕和〔〕。

前者是〔〕尺寸下刻蚀器件的最主要方法，后者一般只是用在大于3微米的情况下。

61．干法刻蚀按材料分类，主要有三种：

〔〕、〔〕和〔〕。

62．在干法刻蚀中发生刻蚀反响的三种方法是〔化学作用〕、〔物理作用〕和〔化学作用与物理作用混合〕。

63．随着铜布线中大马士革工艺的引入，金属化工艺变成刻蚀〔介质〕以形成一个凹槽，然后淀积〔金属〕来覆盖其上的图形，再利用〔CMP〕把铜平坦化至ILD的高度。

64．刻蚀是用〔化学方法〕或〔物理方法〕有选择地从硅片外表去除不需要材料的工艺过程，其根本目标是〔在涂胶的硅片上正确地复制掩膜图形〕。

65．刻蚀剖面指的是〔被刻蚀图形的侧壁形状〕，有两种根本的刻蚀剖面：

〔各向同性〕刻蚀剖面和〔各向异性〕刻蚀剖面。

66．一个等离子体干法刻蚀系统的根本部件包括：

〔〕、〔〕、气体流量控制系统和〔〕。

67．在刻蚀中用到大量的化学气体，通常用氟刻蚀〔〕；用氯和氟刻蚀〔〕；用氯、氟和溴刻蚀硅；用氧去除〔〕。

68．刻蚀有9个重要参数：

〔〕、〔〕、刻蚀偏差、〔〕、均匀性、残留物、聚合物形成、等离子体诱导损伤和颗粒污染。

69．钨的反刻是制作〔〕工艺中的步骤，具有两步：

第一步是〔〕；第二步是〔〕。

扩散

70．本征硅的晶体结构由硅的〔〕形成，导电性能很差，只有当硅中参加少量的杂质，使其结构和〔〕发生改变时，硅才成为一种有用的半导体，这一过程称为〔〕。

71．集成电路制造中掺杂类工艺有〔〕和〔〕两种，其中〔〕是最重要的掺杂方法。

72．掺杂被广泛应用于硅片制作的全过程，硅芯片需要掺杂〔〕和VA族的杂质，其中硅片中掺入磷原子形成〔〕硅片，掺入硼原子形成〔〕硅片。

73．扩散是物质的一个根本性质，分为三种形态：

〔气相〕扩散、〔液相〕扩散和〔固相〕扩散。

74．杂质在硅晶体中的扩散机制主要有两种，分别是〔间隙式扩散机制〕扩散和〔替代式扩散机制〕扩散。

杂质只有在成为硅晶格结构的一局部，即〔激活杂质后〕，才有助于形成半导体硅。

75．扩散是物质的一个根本性质，描述了〔一种物质在另一种物质中的运动〕的情况。

其发生有两个必要条件：

〔一种材料的浓度必须高于另一种材料的浓度〕和〔系统内必须有足够的能量使高浓度的材料进入或通过另一种材料〕。

76．集成电路制造中掺杂类工艺有〔热扩散〕和〔离子注入〕两种。

在目前生产中，扩散方式主要有两种：

恒定外表源扩散和〔〕。

77．硅中固态杂质的热扩散需要三个步骤：

〔预淀积〕、〔推进〕和〔激活〕。

78．热扩散利用〔高温〕驱动杂质穿过硅的晶体结构，这种方法受到〔时间〕和〔温度〕的影响。

79．硅掺杂是制备半导体器件中〔〕的根底。

其中pn结就是富含〔IIIA族杂质〕的N型区域和富含〔VA族杂质〕的P型区域的分界处。

离子注入

80．注入离子的能量可以分为三个区域：

一是〔〕，二是〔〕，三是〔〕。

81．控制沟道效应的方法：

〔〕；〔〕；〔〕和使用质量较大的原子。

82．离子注入机的扫描系统有四种类型，分别为〔〕、〔〕、〔〕和平行扫描。

83．离子注入机的目标是形成在〔〕都纯洁的离子束。

聚束离子束通常很小，必须通过扫描覆盖整个硅片。

扫描方式有两种，分别是〔〕和〔〕。

84．离子束轰击硅片的能量转化为热，导致硅片温度升高。

如果温度超过100摄氏度，〔〕就会起泡脱落，在去胶时就难清洗干净。

常采用两种技术〔〕和〔〕来冷却硅片。

85．离子注入是一种灵活的工艺，必须满足严格的芯片设计和生产要求。

其两个重要参数是〔〕，即〔〕和〔〕，即离子注入过程中，离子穿入硅片的总距离。

86．最常用的杂质源物质有〔〕、〔〕、〔〕和AsH3等气体。

87．离子注入设备包含6个局部：

〔〕、引出电极、离子分析器、〔〕、扫描系统和〔〕。

88．离子注入工艺在〔〕内进行，亚0.25微米工艺的注入过程有两个主要的目标：

〔〕；〔〕。

89．离子注入是一种向硅衬底中引入〔〕的杂质，以改变其〔〕的方法，它是一个物理过程，即不发生〔〕。

工艺集成

90．芯片硅片制造厂可以分为6个独立的生产区：

扩散区、〔光刻区〕、刻蚀区、〔注入区〕、〔薄膜区〕和抛光区。

91．集成电路的开展时代分为：

〔小规模集成电路SSI〕、中规模集成电路MSI、〔大规模集成电路LSI〕、超大规模集成电路VLSI、〔甚大规模集成电路ULSI〕。

92．集成电路的制造分为五个阶段，分别为〔硅片制造备〕、〔硅片制造〕、硅片测试和拣选、〔装配和封装〕、终测。

93．制造电子器件的根本半导体材料是圆形单晶薄片，称为硅片或〔硅衬底〕。

在硅片制造厂，由硅片生产的半导体产品，又被称为〔微芯片〕或〔芯片〕。

94．原氧化生长的三种作用是：

1、〔〕；2、〔〕；3、〔〕。

95．浅槽隔离工艺的主要工艺步骤是：

1、〔〕；2、氮化物淀积；3〔〕；4〔〕。

96．扩散区一般是认为是进行高温工艺及薄膜淀积的区域。

主要设备是高温扩散炉，其能完成〔〕、扩散、〔〕、〔〕以及合金等多种工艺流程。

97．光刻区位于硅片厂的中心，经过光刻处理的硅片只流入两个区，因此只有三个区会处理涂胶的硅片，它们是〔〕、〔〕和〔〕。

98．制作通孔1的主要工艺步骤是：

1、〔第一层层间介质氧化物淀积〕；2、〔氧化物磨抛〕；3、〔第十层掩模、第一层层间介质刻蚀〕。

99．制作钨塞1的主要工艺步骤是：

1、〔钛淀积阻挡层〕；2、〔氮化钛淀积〕；3、〔钨淀积〕；4、磨抛钨。

二、判断题〔10分=1分*10〕10题/章

晶圆制备

1．半导体级硅的纯度为99.9999999%。

〔√〕

2．冶金级硅的纯度为98%。

〔√〕

3．西门子工艺生产的硅没有按照希望的晶体顺序排列原子。

〔√〕

4．对半导体制造来讲，硅片中用得最广的晶体平面是〔100〕、〔110〕和〔111〕。

〔√〕

5．CZ直拉法是按照在20世纪90年代初期它的创造者的名字来命名的。

〔√〕

6．用来制造MOS器件最常用的是〔100〕面的硅片，这是因为〔100〕面的外表状态更有利于控制MOS器件开态和关态所要求的阈值电压。

〔√〕

7．〔111〕面的原子密度更大，所以更易生长，本钱最低，所以经常用于双极器件。

〔√〕

8．区熔法是20世纪50年代开展起来的，能生产到目前为止最纯的硅单晶，含氧量非常少。

〔√〕

9．85%以上的单晶硅是采用CZ直拉法生长出来的。

〔√〕

10．成品率是指在一片晶圆上所有芯片中好芯片所占的百分比。

〔√〕

氧化

11．当硅片暴露在空气中时，会立刻生成一层无定形的氧化硅薄膜。

〔√〕

12．暴露在高温的氧气气氛中，硅片上能生长出氧化硅。

生长一词表示这个过程实际是消耗了硅片上的硅材料。

〔√〕

13．二氧化硅是一种介质材料，不导电。

〔√〕

14．硅上的自然氧化层并不是一种必需的氧化材料，在随后的工艺中要清洗去除。

〔√〕

15．栅氧一般通过热生长获得。

〔√〕

16．虽然直至今日我们仍普遍采用扩散区一词，但是硅片制造中已不再用杂质扩散来制作pn结，取而代之的是离子注入。

〔√〕

17．氧化物有两个生长阶段来描述，分别是线性阶段和抛物线阶段。

〔√〕

18．μm工艺以上的器件隔离方法是硅的局部氧化。

〔√〕

19．μm工艺的选择性氧化的主要技术是浅槽隔离。

〔√〕

20．快速热处理是一种小型的快速加热系统，带有辐射热和冷却源，通常一次处理一片硅片。

〔√〕

淀积

21．CVD是利用某种物理过程，例如蒸发或者溅射现象实现物质的转移，即原子或分子由源转移到衬底〔硅〕外表上，并淀积成薄膜。

〔×〕

22．高阻衬底材料上生长低阻外延层的工艺称为正向外延。

〔×〕

23．LPCVD反响是受气体质量传输速度限制的。

〔√〕

24．外延就是在单晶衬底上淀积一层薄的单晶层，即外延层。

〔√〕

25．在半导体产业界第一种类型的CVD是APCVD。

〔√〕

26．外延就是在单晶衬底上淀积一层薄的单晶层，分为同质外延和异质外延两大类。

〔√〕

27．CVD反响器的冷壁反响器只加热硅片和硅片支持物。

〔√〕冷壁反响器通常只对衬底加热，

28．APCVD反响器中的硅片通常是平放在一个平面上。

〔√〕

29．与APCVD相比，LPCVD有更低的本钱、更高的产量以及更好的膜性能，因此应用更为广泛。

〔√〕

30．LPCVD紧随PECVD的开展而开展。

由660℃降为450℃，采用增强的等离子体，增加淀积能量，即低压和低温。

〔×〕

金属化

31．接触是指硅芯片内的器件与第一层金属层之间在硅外表的连接。

〔√〕

32．大马士革工艺来源于一种类似精制的镶嵌首饰或艺术品的图案。

〔√〕

33．蒸发最大的缺点是不能产生均匀的台阶覆盖，但是可以比拟容易的调整淀积合金的组分。

〔×〕很难调整淀积合金的组分

34．大马士革工艺的重点在于介质的刻蚀而不是金属的刻蚀。

〔√〕

35．接触是由导电材料如铝、多晶硅或铜制成的连线将电信号传输到芯片的不同局部。

〔×〕

36．多层金属化指用来连接硅片上高密度堆积器件的那些金属层。

〔×〕

37．阻挡层金属是淀积金属或金属塞，其作用是增加上下层材料的附着。

〔×〕

38．关键层是指那些线条宽度被刻蚀为器件特征尺寸的金属层。

〔√〕

39．传统互连金属线的材料是铝，即将取代它的金属材料是铜。

〔×〕

40．溅射是个化学过程，而非物理过程。

〔×〕

平坦化

41．外表起伏的硅片进行平坦化处理，主要采用将低处填平的方法。

〔×〕

42．化学机械平坦化，简称CMP，它是一种外表全局平坦化技术。

〔√〕

43．平滑是一种平坦化类型，它只能使台阶角度圆滑和侧壁倾斜，但高度没有显著变化。

〔√〕

44．反刻是一种传统的平坦化技术，它能够实现全局平坦化。

〔×〕

45．电机电流终点检测不适合用作层间介质的化学机械平坦化。

〔√〕

46．在CMP设备中被广泛采用的终点检测方法是光学干预终点检测。

〔√〕

47．CMP带来的一个显著的质量问题是外表微擦痕。

小而难以发现的微擦痕导致淀积的金属中存在隐藏区，可能引起同一层金属之间的断路。

〔√〕

48．20世纪90年代初期使用的第一台CMP设备是用样片估计抛光时间来进行终点检测的。

〔√〕

49．μm及以上器件的制造中常普遍应用于平坦化和填充缝隙。

〔√〕

50．没有CMP，就不可能生产甚大规模集成电路芯片。

〔×〕

光刻

51．最早应用在半导体光刻工艺中的光刻胶是正性光刻胶。

〔×〕

52．步进光刻机的三个根本目标是对准聚焦、曝光和合格产量。

〔×〕

53．光刻区使用黄色荧光灯照明的原因是，光刻胶只对特定波长的光线敏感，例如深紫外线和白光，而对黄光不敏感。

〔√〕

54．曝光后烘焙，简称后烘，其对传统I线光刻胶是必需的。

〔√〕

55．对正性光刻来说，剩余不可溶解的光刻胶是掩膜幅员案的准确复制。

〔√〕

56．芯片上的物理尺寸特征被称为关键尺寸，即CD。

〔√〕

57．光刻的本质是把电路结构复制到以后要进行刻蚀和离子注入的硅片上。

〔√〕

58．有光刻胶覆盖硅片的三个生产区域分别为光刻区、刻蚀区和扩散区。

〔√〕

59．投影掩膜版上的图形是由金属钽所形成的。

〔×〕铬

60．光刻是集成电路制造工艺开展的驱动力。

〔√〕

刻蚀

61．各向异性的刻蚀剖面是在所有方向上〔横向和垂直方向〕以相同的刻蚀速率进行刻蚀。

〔×〕

62．干法刻蚀是亚微米尺寸下刻蚀器件的最主要方法，湿法腐蚀一般只是用在尺寸较大的情况下刻蚀器件，例如大于3微米。

〔√〕

63．不正确的刻蚀将导致硅片报废，给硅片制造公司带来损失。

〔√〕

64．对于大马士革工艺，重点是在于金属的刻蚀而不是介质的刻蚀。

〔×〕

65．刻蚀速率通常正比于刻蚀剂的浓度。

〔√〕

66．刻蚀的高选择比意味着只刻除想要刻去的那一层材料。

〔√〕

67．在半导体生产中，湿法腐蚀是最主要的用来去除外表材料的刻蚀方法。

〔×〕

68．在刻蚀中用到大量的化学气体，通常用氟刻蚀二氧化硅。

〔√〕

69．与干法刻蚀相比，湿法腐蚀的好处在于对下层材料具有高的选择比，对器件不会带来等离子体损伤，并且设备简单。

〔√〕

70．高密度等离子体刻蚀机是为亚0.25微米图形尺寸而开发的最重要的干法刻蚀系统。

〔√〕

扩散

71．在晶片制造中，有两种方法可以向硅片中引入杂质元素，即热扩散和离子注入。

〔√〕

72．晶体管的源漏区的掺杂采用自对准技术，一次掺杂成功。

〔√〕

73．在硅中固态杂质的热扩散需要三个步骤：

预淀积、推进和激活。

〔√〕

74．纯洁的半导体是一种有用的半导体。

〔×〕

75．CD越小，源漏结的掺杂区越深。

〔√〕

76．掺杂的杂质和沾污的杂质是一样的效果。

〔×〕

77．扩散率越大，杂质在硅片中的移动速度就越大。

〔√〕

78．扩散运动是各向同性的。

〔×〕水分子扩散的各向异性

79．硅中的杂质只有一局部被真正激活，并提供用于导电的电子或空穴〔大约3%~5%〕，大多数杂质仍然处在间隙位置，没有被电学激活。

〔√〕

80．热扩散中的横向扩散通常是纵向结深的75%~85%。

先进的MOS电路不希望发生横向扩散，因为它会导致沟道长度的减小，影响器件的集成度和性能。

〔√〕

离子注入

81．离子注入会将原子撞击出晶格结构而损伤硅片晶格，高温退火过程能使硅片中的损伤局部或绝大局部得到消除，掺入的杂质也能得到一定比例的电激活。

〔√〕

82．离子注入中静电扫描的主要缺点是离子束不能垂直轰击硅片，会导致光刻材料的阴影效应，阻碍离子束的注入。

〔√〕

83．P是VA族元素，其掺杂形成的半导体是P型半导体。

〔√〕

84．硼是VA族元素，其掺杂形成的半导体是P型半导体。

〔×〕

85．离子注入是唯一能够精确控制掺杂的手段。

〔√〕

86．离子注入是一个物理过程，不发生化学反响。

〔√〕

87．离子注入物质必须以带电粒子束或离子束的形式存在。

〔√〕

88．离子注入的缺点之一是注入设备的复杂性。

〔√〕

89．离子注入能够重复控制杂质的浓度和深度，因而在几乎所有应用中都优于扩散。

〔×〕

90．离子注入中高能量意味着注入硅片更深处，低能量那么用于超浅结注入。

〔√〕

工艺集成

91．CMOS反相器电路的成效产生于输入信号为零的转换器。

〔√〕

92．CD是指硅片上的最小特征尺寸。

〔√〕

93．集成电路制造就是在硅片上执行一系列复杂的化学或者物理操作。

简而言之，这些操作可以分为四大根本类：

薄膜制作、刻印、刻蚀和掺杂。

〔√〕

94．人员持续不断地进出净化间，是净化间沾污的最