4位二进制乘法器.docx

4位二进制乘法器.docx

《4位二进制乘法器.docx》由会员分享，可在线阅读，更多相关《4位二进制乘法器.docx（14页珍藏版）》请在冰豆网上搜索。

4位二进制乘法器

4位二进制乘法器的设计

一、概述

4位二进制乘法器在实际中的应用相当广泛，是一些计算器的基本组成部分，其原理适用于很多计算器和大型计算机，它涉及到时序逻辑电路如何设计、分析和工作等方面。

通过此电路更深刻的了解时序逻辑部件的工作原理，从而掌

握如何根据需要设计满足要求的各种电路图，解决生活中的实际问题，将所学知识应用于实践中。

根据任务书设计电路主要要求是：

绘制出电路的原理图，并且诠释每部分的功能；根据设计的电路图分析所需要元器件种类和个数；根据技术指标制定实验方案，验证所设计的电路；进行实验数据处理和分析。

设计任务技术指标；输入数据：

被乘数X（0000-1111）;乘数Y（0000-1111）;输入命令：

启动信号S1,高有效。

输出数据：

乘积C（00000000—11100001;其乘积可以存贮。

二、方案说明

此方案采用74LS194双向移位寄存器，74LS283力口法器和74LS00、74LS04等门电路。

乘法就是反复进行移位和加法，被乘数放入MDW存器，乘数放入MQ寄存器，A寄存器中放结果，乘数的位数放在C寄存器中。

AC寄存器的初值为0oA寄存器的内容被右移时，最高位移入0,其最低位内容被移入MQ勺最高位。

C寄存器右移时，其最高位移入1。

若MQ寄存器的最低位（用M（0）来表示）为1时，将被乘数与A寄存器中的内容用全加器相加后，将结果放回A寄存器中保存。

若M（0）的值为0,将0与A寄存器的内容相加，将其结果再存入A寄存器。

接着，将A、MQC寄存器的内容右移1位。

将此动作反复进行乘数位数那么多遍。

此乘法电路通过同步电路操作，运算与时钟脉冲同步进行。

从以上方案中可知，方案设有信号发生电路，数据输入电路，移位寄存电路，加法电路和运算结束判断电路和启动电路。

各部分功能明确且之间的联系容易理解，所以采用这种方案。

原理框图如图1所示。

图14位二进制乘法器电路的原理框图

三、电路设计

1.信号发生电路

因为A寄存器起着存储并移位的作用，所以它的时钟信号频率应为主时钟频率的2倍，占空比相同且都大于50%如图2信号发生电路。

U20A

U6的clk

U21、U24的clk

U7、U10的clk

图2信号发生电路

2.数据输入电路

两个4位二进制数用开关控制其输入高低电平，左边四个为被乘数输入端左

高位右低位，右边四个为乘数输入端，左高位右低位，如图4数据输入电路。

图3数据输入电路

3.移位寄存电路

因为两个4位二进制数相加结果可能为5位二进制数，所以将两个74LS194芯片连成一个8位双向移位寄存器，被乘数和乘数分别保存在两个74LS194寄存

器中，如图4移位寄存电路

U15的4个输入端左

高右低

雪半？

U674LS194D

U21

U15的另4个输入端左局右低

74LS194D

U24

74LS1MD

吉兽昌自言兽吕自

工耳八

口

OS

MTU八

Hq

盘

书叫U1074LS194D

乘数

被乘数

主时钟

主时钟

图4移位寄存电路

启动信号

4.加法电路

该电路将根据主时钟信号和乘数最低位数字有选择性的把A寄存器中的数

据和被乘数或0000相加，相加结果传送到A寄存器的输入端，如图5加法电路。

图5加法电

5.运算结束判断电路

用一个移位寄存器初始存储0000,随着主时钟彳S号右移输入1,当寄存器中四个输出端均为1时，返回给主时钟信号和辅助时钟信号一个低电平，所有时钟控制的芯片停止工作，此时A寄存器中存储乘积的高位，MQ寄存器中存储乘积的低电位，如图6运算结束判断电路。

U7

U8A

主时钟

0

74LS194D

图6运算结束判断电路

>CLK

74LS20D

3

反馈给主时钟的停止信号

24

--WV

icon

_LV1

二5V

6.启动电路

开关左掷时至零，右掷时

Key=Space

用电源电阻和一个单刀双掷开关组成的启动电路,开始计算，如图7启动电路图。

图7启动电路图

四、性能的测试

按电路图连接好电路，根据闭合或打开S2至S9的开关确定输入的被乘数和乘数，打开仿真电源然后右掷S10,右上两个数码管（左端为高位，右端为地位）稳定后的显示即为乘法的结果，如图8。

函数发生器信号发射如图9。

表4.1列出了一些二进制数相乘的结果，一个结果出来后再计算其它值可先在输入端改正

输入的乘数和被乘数，将开关S10左掷时瞬间清零，然后右掷，即可得出新测试的值。

表4.1测试结果表

被乘数

乘数

被乘数（2进制）

乘数（2进制）

积

积（2进制）

8

1

1000

0001

8

00001001

3

2

0011

0010

6

00000110

10

3

1010

0011

30

00011110

11

5

1011

0101

55

00110111

6

7

0110

0111

42

00101010

9

9

1001

1001

81

01010001

10

3

1010

0011

30

00011110

12

3

1100

0011

36

00100100

14

5

1110

0101

70

01000110

15

15

1111

1111

225

11100001

I'

O1S

XEHD8

ABCD

3456

cbo-

wv

2r

8--veK

081

31R

KICRLC~

DdQ^9TX7

QQQQ

D4Q^9TX7oiu

xbHD

KLCRLC~‘

1S

0S

RSLS

p

DQD

CQC

BQB

AQA

c1SOSFRLSdcba

L

R

_cc~1SOSFSLSdcbaKRL

24

DAMWI9ra,/

190ragKlAQ

sg1SLa7^^u

0829T4

51U

SLa7

am?

-Sr4f

A71U

83

413

0C4C

1B

2B

3B

4B

1A1MUS

2A2MUS

3A3MUS

4A4MUS

62

92

72

K2

D4QY.SL4/6U

2

1GEX

KLC4RLC〜

1S

0S

RS

LS

DQ

D

CQ

C

BQ

B

AQ

A

2STX

图8被乘数1111上课数1111运算结果图

反同

no

-10,000V

时间0,0005

通道/

-1Q.0QDV

：

耨T2-T1

保存

Ext,Trigger

时间轴

比例而而

X位置|o所加载|用A［闻BI

iBii!

A

比例|T标

V位置0

AC

0（5c"行

逋道B触发

叱例M恤的,边沿FF旬此百|外部|

v位置5

AC。

电平iO

国二|隼艇JE整］亚陛」自动|田

图9函数发生器信号发射图

五、结论、性价比

该4位二进制乘法电路实现了任务书中的性能指标，具有启动开关S10（单

刀双掷），其乘积可以被存储；S10右掷开始计算，输入和输出以及中间计算的移位过程通过LED数码显示器显示出来，非常直观。

得出结果后若要继续计算其他数值可先改变输入端，再将S10左掷清零，然后S10右掷开始计算，因此具有较好的连续计算能力。

该电路主要用到了移位寄存器和加法器这两钟器件，各元件功能明确联系紧

密，对乘法原理的实现简明易了。

所用元器件种类较少性价比比较合适。

六、课设体会及合理化建议

通过设计4位二进制乘法器电路使我更深刻的了解时序逻辑部件的工作原理，从而掌握如何根据需要设计满足要求的各种电路，解决生活中的实际问题，将自己所学知识应用到生活和理论研究中，从而进一步对数字电子技术基础的知识有了新的理解。

这次的课设我参阅了一些资料但与此课设相关的资料甚少，只

找到了一篇关于二进制数乘法原理的介绍，通过仔细阅读分析深刻了解了乘法运算过程中的移位和相加过程，结合任务书的原理图，我开始逐个的测试、学习和使用74LS194和74LS283,通过半天多的时间掌握了这两个元件为后续电路的设计扫除了最主要的障碍。

在设计电路的过程中最主要的体会就是将总的设计方案分为若干个小部分，逐个解决然后再拼接成总方案，这样可以减少出错的可能，同时容易及时发现错误并改正错误。

在课设之中我提的建议就是：

可以采取团队合作的方式，两三个人共同完成一个课设但要求给出至少两个方案，这样既可以培养同学们的合作精神，又能激发同学们的创作热情，同时能避免个别组员偷懒的可能。

此外在课设第一天可以用一小堂课来初步讲解Multisim的主要功能，例如各种元件在软件中的位置和功能等。

这样可以提高同学们学习使用该软件的效率，把更多的时间用在电路设

计上。

最后感谢老师这些天辛勤的教导，使我在本次课设过程之中获得了很多知识，这次课设的顺利完成会激励我更加努力地学习。

参考文献

[1]谢自美.电子线路设计•实验•测试.[M]武汉：

华中理工大学出版社，2000年

[2]阎石.数字电子技术基础.[M]北京：

高等教育出版社，2006年[3]付家才.电子实验与实践.[M]北京：

高等教育出版社，2004年

D4QWISI4/olu0-1

KLC

RLC~d

1S

0S

RS

LS

DQD

CQC

BQB

AQA

J

d1d

34k

1S

OS

sla7

Rs

Is

KkuR_o~

QQQQ

ABCD

1L

~ssssDCBAc1ORL

乩且

D4919T3/

42U

33

dbosl^/

-la7

u

A4—^

65

24

9

u

c

4

c?

ssssDCBA-（1oRL

乩且

^tfa!

SLa712uraA

HI

DJ82sla7

-la7彳u

KLCRLC〜

1S0S

RSLS

DQD

CQC

BQB

AQA

附录II元器件清单

厅P

编号

名称

型号

数量

1

U15

全加器

74LS283

1

2

U6U7U10U21

U24

移位寄存器

74LS194

5

3

U8

四输入端与非门

741LS20

2

5

S2~S9

单路开关

SPST_NCSB

10

7

S10

双路选择开关

SPDT_SB

1

8

U16U18U19

U22

数码显示器

LED

4

9

U1U2U20

与非门

74LS08

3

10

U3U4

非门

74LS04

2

11

U5U9U11U12

U13U14U17

U27

三输入端与门

74LS11

8

12

R2、R3,R6~R13

电阻

100Q

10