AD详细的设计规范.docx
《AD详细的设计规范.docx》由会员分享，可在线阅读，更多相关《AD详细的设计规范.docx（13页珍藏版）》请在冰豆网上搜索。
AD详细的设计规范
AD详细的设计规范
DesignExplorer（DXP）平台及设计环境
∙各种用户定制GUI的编辑器和浏览器
∙具有全面设计错误校验功能的设计编译器
∙支持SCC、CVS和SVN的标准版控制接口
∙支持DelphiScript、语法感知编码编辑器和形式设计器的脚本引擎
∙SmartPDFforgenerationofPDFdocumentsthatcontaincomponent-andnet-navigableviewsofprojectPCBandschematics.
原理图浏览器
∙打开浏览原理图
∙浏览任何对象/器件的属性
∙预览/打印项目单个图案/所有原理图
原理图编辑
∙所有原理图浏览器功能，以及
∙最大页面尺寸：
64x64英寸
∙Supportedmeasurementunits:
Mils,Inches,DXPdefaultunits,mms,cms,ms
∙每个项目最大页面数：
不限
∙页面级别：
深度不限
∙支持的字体：
所有Windows支持的字体
∙支持的输出设备：
所有Windows输出设备
∙网络表输出格式：
:
Protel;PCB的EDIF2.0；FPGA的EDIF2.0；CUPLPLD;MultiWire;Spice3F5;VHDL;P-CAD的PCB;
∙每页最大器件数：
不限
∙每个器件最大管脚数：
不限
∙每库最大器件数：
不限
∙同时打开的最大库数：
不限
∙电子制表工具：
总线；总线输入；器件零件；接头；电源端口；导线；网络标签；端口；页面符号、页面条目
∙设计指示：
没有ERC；PCB规则
∙非电子制表工具：
文本注释；文本框；标注；圆弧；椭圆弧；椭圆；饼图；直线；矩形；圆矩形；多边形；4点贝赛尔曲线；图形；椭圆、矩形和多边形注释
∙可分配的器件管脚电子类型：
输入；输出；输入/输出；开放连接器；无源；高阻；发送器；电源；VHDL缓冲器；VHDL端口
∙用户可定义的器件参数：
库编辑器及原理图页均不限
∙生成报告：
材料清单；项目等级；交叉索引
∙导入文件格式：
所有的Protel原理图格式；最高支持2000版本的AutoCADDXF/DWG；P-CAD原理图ASCII（V15和V16）；Orcad输入（V7和V9）
∙导出文件格式：
OrcadDOS版本格式原理图;ProtelV4格式原理图;ProtelASCII格式;ASCII和二进制Protel原理图模板
∙数据库链接：
原理图器件与Windows操作系统支持的任一OLE数据源供应商之间的在线连接，支持多重关键域
支持多通道设计
∙包含了所有多通道设计管理的功能，从而现在您一旦完成对单个通道的原理图设计，无须改变层次关系系统就可以维护原理图的通道信息，允许用户在任何时候均可更新设计或通道的数量。
混合信号电路仿真
∙分析：
操作点分析；瞬态分析；傅立叶分析；AC小信号分析；直流扫描（2个变量）；噪声分析；传递函数；温度扫描（2个变量）；参数扫描（2个变量）；蒙特卡罗（MonteCarlo）分析
∙模拟电路建模：
与Spice3f5兼容
∙数字电路建模：
数字SimCode（与Xspice兼容）
∙AC扫描类型：
线性；十进制；八进制
∙蒙特卡罗分布：
一致性分布；高斯分布；最坏情况
VHDL仿真
∙VHDL功能仿真器
∙步进模式，通过测试向量代码步进运行
∙逻辑分析仪类似的仿真波形浏览器
信号完整性（制版图前）
∙器件建模：
I/O缓冲宏模型
∙分析:
网络筛选，反射
∙集成方法：
梯形图；换档法（1阶，2阶或3阶）
∙终结仿真：
串行电阻仿真、电阻与VCC并行仿真；电阻与GND并行仿真;电阻与VCC和GND并行仿真；电容与VCC并行仿真；电容与GND并行仿真;并联肖特基二极管
∙激励类型：
单脉冲；恒定电平；周期脉冲
∙用户可定义的上拉阻抗和路径长度
∙可编程FPGA的自动管脚模型选择
∙IBIS文件导入器
信号完整性（制版图后）（Protel）
∙制版图前的所有信号完整性功能，以及
∙上拉阻抗计算器——基于PCB定义的板分层和布线属性
∙串扰分析
∙11条设计规则检查，包括上升沿上冲和下降沿下冲，滑动时间和网络特征阻抗
∙支持部分布线板
PCB浏览器
∙打开并浏览PCB文件
∙浏览任何对象/器件的属性
∙预览/打印PCB
PCB板定义和规则
∙所有的PCB浏览器功能，以及
∙测量单位：
公制和英制
∙板的最大尺寸：
100x100英寸
∙最大分辨率：
0.0001mil线性位移；0.001度角度旋转
∙多层设计层，包括：
16个机械层；2个防焊层；2个锡膏层；2个丝印层；2个钻孔层（钻孔引导和钻孔冲压）；1个禁止层
∙导入文件格式：
AutoCADDXF/DWGR14（在非电气层上）
∙支持的输出设备：
所有Windows打印机
∙生成报告：
板卡信息总结，材料清单
∙Full3-dimensionaldefinitionandmanagementofcomponentbodies,includingheightandstandoff,forreal-time3Dclearancechecking.
PCB版图（Protel）
∙所有PCB板定义及规则功能，以及
∙多层设计层，包括：
32个信号层，16个内电层；1个多层（跨过所有信号层）
∙导入文件格式：
网络列表（Protel和Tango）;所有ProtelPCB格式;AutoCADDXF/DWGR14版（用于电气层）;Gerber–批量层和单层;P-CADPCBASCII（V15和V16）;PADSPCBASCII（3.5版内的所有版本）;OrcadLayout（V7）;SpecctraRTE
∙导出文件格式：
AutoCADDXF/DWG；SpecctraDSN；HyperLynx；Protel网表；二进制格式V3和V4、V5ASCII
∙支持的输出设备：
所有Windows打印机和绘图驱动器
∙生成报告：
信号完整性；从铜皮中创建网表
∙焊盘风格：
圆形；矩形；八边形
∙焊盘尺寸：
0.001到99999mils
∙焊盘堆：
简易（各层都一样）；上中下（上中下层可定义不同的形状）；完整焊盘堆（各层均独立定义）
∙过孔风格：
对穿孔；盲孔和埋孔（层组）；盲孔和埋孔（任一层）
∙线宽：
0.001到99999mils
∙线路位置模式：
任意角走线；45度角走线；45度角圆弧走线；90度角走线；90度角圆弧走线
∙交互布线模式：
忽略障碍物；避免障碍物；挤推障碍物
∙多边形平面风格：
90度阴影线；45度阴影线；垂直阴影线；水平阴影线；实心多边形
∙平面连接性：
可分配到任何网络
∙电源层平面：
所有层次都可分配给任一网络，所有平面层次都可以有多次分割
∙每层板的最大器件数目：
不限制
∙每个器件的最大管脚数目：
不限制
∙每个库的最大器件数目：
不限制
∙最大网络数目：
不限制
∙同时打开库的最大数目：
不限制
∙生成输出：
Gerber274X；ODB++；IPC-D356网表；NCDrill（Excellon二进制及ASCII格式）；测试点报告；装配图报告
∙自动/手动FPGA管脚交换
自动布线器（Protel）
∙拓扑布线路径映射（不局限于水平/垂直路径）
∙自动成本分析及布线策略选择
∙多重布线策略，包括：
存储器、便笺表项、输出、扣住、伸展、拉直、干线、多层干线、完整和层格局
∙用户可定义布线策略
∙遵守所有电气和布线设计规则
∙支持分割电源平面
∙自动SMD缩减
CAM文件浏览器
∙导入格式：
QuickLoad（同时装载所有支持的文件类型）；ODB++；Netlists（IPC-D356）；Gerber数据（274D,274X,Fire9000）；HPGL/2,NCDrill和Mill/Route；DWG/DXF（AutoCAD?
）；任意光圈文件（使用光圈引导）；光圈库（*.LIB）；CAMtastic?
数据库文件（*.CAM）
∙查询任意对象
∙报告功能：
PCBRFQ（引用请求）;状态及X:
Y坐标
∙打印功能：
完全支持Windows打印；打印区；按比例打印；打印预览；各层分页打印；每一页成组多重图像
CAM文件编辑器（Protel/CAMtastic）
∙所有CAM浏览器功能，以及
∙输出格式：
ODB++；Netlists（IPC-D356）；IPC-D350；Gerber数据（274D,274X,Fire9000）；NCDrill及Mill/Route；DXF（与所有CAD系统兼容）；光圈库（*.LIB）；CAMtastic?
数据库文件（*.CAM））
∙验证和分析工具：
PCB设计校验/修复（18个不同的制造校验）；比较网络列表；网络列表抽象（支持盲孔/埋孔）；测量（对象到对象，点到点）；非法多边形查询；计算铜区域和比较各层
∙NC钻孔及布线工具：
创建/修改钻孔及布线路径，添加钻孔（点、圈、槽、文本）；构建钻孔层（电镀通孔）；自动选路PCB边界；片断转换为圆弧/圆圈；添加表格和沟槽边界
∙编辑和修改工具：
PCB面板化工具；组对象；胶片制作向导；移动焊盘；灌铜；泪滴；扩展/缩少；修整丝网；清除；清理边界；生成轮廓；步进/重复；旋转；镜像；比例缩放（X:
Y），加入；对准层；创建器件和删除。
∙位置功能：
Flash，文本，直线，折线，矩形，椭圆，多边形，多边形空间，圆弧，圆圈，维度
∙报告功能：
PCBRFQ（引用请求）；钻孔,Dcode/层使用；DRC/DFM；Netlist；Rout/Mill；状态和X:
Y坐标
∙报告功能：
钻孔，Dcode/层使用;DRC/DFM;Netlist;Rout/Mill
FPGA设计输入
∙语法加亮显示的定制化VHDL编辑环境
∙语法加亮显示的定制化Verilog编辑环境
FPGA综合
∙集合了原理图－VHDL－Verilog的混合综合
∙高速VHDL/Verilog分析器和说明器
∙支持Verilog95和2001标准
∙支持IEEE1076-1987和1076-1993VHDL语言标准
∙支持IEEE1164标准逻辑
∙IEEE1076.3（综合/数值）包
∙IEEE1076.4（VITAL）库
∙Synopsys和其他综合库
∙文本I/O功能，包括Synopsys扩展
FPGA虚拟仪器
∙频率发生器
∙50％占空比
∙从1Hz到200MHz的用户定义频率
∙频率计数器
∙双输入计数器
∙以频率、周期或上升下降沿显示结果
∙数字I/O模块
∙8/16通道通用输入+8/16通道通用输出
∙以二进制或十六进制读/定义数值
∙1个到4个输入/输出组的不同模块
∙逻辑分析仪
∙具有1K、2K、4K内存（用FPGA内存资源）的不同8/16路输入通道类型
∙支持20位地址外存的8/16路通道类型
∙外部（硬件）或内部（软件）触发
∙连续输入模式
∙以数值和波形显示输入结果
∙模拟显示模式（用户定义的计数-电压刻度）
∙用户可定义触发和屏蔽
∙延迟触发功能
∙N次匹配后再触发功能
∙以位或数值触发的分隔8路通道模式
FPGA通用器件内核
∙大量通用器件，包括：
加法器、缓冲器、分时器、比较器、计数器、解码器、编码器、锁存器、简单逻辑、复用器、乘法器、奇偶生成/校验器、上拉/下拉、移位寄存器和减法器
∙器件右键点击器件并选择参照->内核资源使用情况，可获取资源使用信息
∙关于FPGA通用库指导中的全部详情请查阅学习指导LearningGuides页面
FPGA外设内核
∙通过F1键或到Altiumdesigner文档库FPGA内核参考一节中可以找到每个独立器件的所有详细信息
∙器件右键点击器件并选择参照->内核资源使用，可获取资源使用统计数据情况
∙CAN控制器——并串接口，实现BOSCH?
CAN2.0B数据链路层协议
∙CAN_W/CANB_W——符合CAN内核的Wishbone版本
∙EMAC8/EMAC8_MD——以太网媒体接入控制内核，通过支持IEEE802.3媒体无关接口（MII），用于在处理器和标准物理层设备（PHY）之间提供8位接口
∙EMAC32——符合Wishbone的32位以太网媒体接入控制器内核，由32位处理器访问
∙EMAC8_W/EMAC9_MD_W——符合Wishbone的EMAC8/EMAC8_MD内核版本
∙FPGA启动8/16/32位用户可定义电源启动延迟，用于实现上电复位
∙I2CM——并串I2C主/从接口内核，实现在串口侧的Inter-IntegratedCircuit（I2C）2线串行总线
∙I2CM_W——符合Wishbone的I2CM内核版本
∙KEYPAD——键盘控制器通过按键提供4x4键盘扫描。
可用于轮询或中断驱动系统
∙KEYPADA_W——符合Wishbone的KEYPADA内核版本
∙LCD16X2A——LCD控制器，双排的16个字符LCD模块的总线型接口控制器
∙PRT/O/IO——端口扩展单元，8位/32位输出和输入/输出端口单元，可用于1、2、或4端口宽配置
∙PS2——并串接口，在主机MCU和PS/2设备（键盘或鼠标）间提供双向同步的串口
∙PS2_W——符合Wishbone的PS2内核版本
∙SPI_W——符合Wishbone的串行总线内核版本，用于控制物理串行设备
∙SEL0——简单并串接口，全双工，单字节缓冲
∙SEL0_W——符合Wishbone的SEL0内核版本
∙TMR3——双路定时器内核，用来增加微控制器的功能，可配置成6、13和8位时钟/计数器模式
∙TMR3_W——符合Wishbone的定时器内核版本
∙VGA——VGA控制器，以一种单调的地址空间表示视频内存。
支持VGA和SVGA分辨率以及B&W、16和64位色彩。
输出数字RGB和水平+垂直同步
∙VGA32——符合Wishbone的32位VGA内核版本
∙WB_DUALMASTER——外部设备，为两个主设备提供共享一个从属设备的简单方法
∙WB_INTERCON——外部设备，提供在单个Wishbone接口上访问一个或多个Wishbone从设备的方法
∙WB_LCDCTRL——符合Wishbone的LCD控制器内核版本
∙WB_LCDCTRL_SRAM——符合Wishbone的LCD控制器内核版本，用于连接SRAM模块
∙WB_MEM_CTRL——符合Wishbone的可配置内存控制器，根据配置在32位处理器（如TSK3000A或PPC405A）和静态StaticRAM或者32-bit宽区RAM（单口或双口）之间提供简单接口
∙WB_PRTIO——WB_PRTIO是符合Wishbone、可配置的并行接口单元，提供简单的寄存器接口，用以存储设计中设备间传递的数据
∙WB_PWM8–符合Wishbone的8位脉宽调制控制器
∙WB_PWMX——WB_PWM8内核的增强版本
∙WB_UART8——符合Wishbone的带8位缓冲的UART
重要提示：
根据Altium端用户许可证协议条款提供的这些软件内核并不表明或暗示着专利权的转让。
用户应当注意在使用中涉及到这些专利权时需要提供许可证
FPGA处理器内核
∙TSK165MCU
∙语法感知编码编辑器
∙在芯片调试格式和标准格式中的所有变量
∙与Microchip?
165x家族指令集兼容的MCU
∙31个单字节指令
∙12位指令解码器
∙单周期指令执行（双周期支路指令除外）
∙7个专用特殊功能寄存器（SFRs）
∙8阶深度的硬件堆栈
∙数据和指令的直接、间接和相对寻址模式
∙8位算数运算
∙8位逻辑运算
∙布尔操作
∙器件复位定时器
∙TSK165A变量:
3、8位I/O端口；16+9字节读/写数据存储器；512字节程序存储器
∙TSK165B变量：
3、8位I/O端口;64+9字节读/写数据存储器；2KB程序存储器
∙TSK165C变量：
6、8位I/O端口;64+9字节读/写数据存储器；2KB程序存储器
∙TSK51MCU
∙符合8位ASM51并且与80C31指令集兼容的MCU
∙支持片上和标准形式的两种调试模式
∙8位指令解码器
∙8位算数运算
∙8位逻辑运算
∙布尔操作
∙8x8位乘法
∙8/8位除法
∙4个8位I/O端口
∙2个16位定时器/计数器
∙全双工模式中的串行外设接口：
同步模式、固定波特率、8位UART模式、可变波特率、9位UART模式、固定波特率、9位UART模式、可变波特率
∙中断控制器：
两个优先级等级，五个中断源
∙内部存储器接口：
最大64KB的内部程序存储器寻址空间，256字节读/写数据存储器
∙外部存储器接口：
最大64KB的外部程序存储器寻址空间，64KB外部数据存储器
∙多达107个外部特殊功能寄存器
∙TSK52MCU
∙符合8位ASM51并且与80C31指令集兼容的MCU
∙高度优化的体系结构，提供12倍于TSK51的性能
∙大多数指令在单时钟周期内执行
∙支持片上和标准形式的两种调试模式
∙符合Wishbone的片上和标准形式的调试模式
∙可编程Wishbone接入超时寄存器
∙8位指令解码器
∙8位算数运算
∙8位逻辑运算
∙布尔操作
∙8x8位乘法
∙8/8位除法
∙4个8位I/O端口
∙外部数据存储器分页寄存器：
256页，每页256字节，总共64KB外部数据存储器
∙中断控制器：
两个优先级等级，七个中断源
∙内部存储器接口：
256字节读/写数据存储器
∙外部存储器接口：
最大64KB的外部程序存储器，64KB外部数据存储器
∙多达109个外部特殊功能寄存器
∙TSK80MCU
∙与Z80?
指令集兼容的8位MCU
∙支持片上和标准形式的调试模式
∙8位指令解码器
∙算数逻辑单元：
8位算数和逻辑运算；16位算数运算;布尔操作
∙寄存器文件单元：
双重通用和标志寄存器；2个16位索引寄存器
∙中断控制器：
3种可屏蔽中断模式；不可屏蔽中断
∙外部存储器接口：
最大64KB的外部程序存储器寻址空间，64KB外部数据存储器，64KB外部I/O外设；内核动态存储器刷新计数器
∙TSK3000MCU
∙32-bitRISCMCU（兼容MIPS3000）
∙内部采用哈佛体系结构
∙5阶管道处理器
∙64位有符号和无符号的可配置乘法器，
∙32位单周期桶移位器
∙32位算术逻辑单元ALU
∙32位完全可配的中断向量
∙可配置的零等待内部状态存储器：
寻址空间可达1MB
∙可配置板级调试接口
∙IO和外存的Wishbone接口
∙4GB寻址空间
∙Virtex-IIPro上的PPC405A
∙在Virtex-IIPro上实现的"硬"32位RISCMCU
∙IO和外存的Wishbone接口，用于连接现有外设
∙集成调试
∙作为JTAG软件链的一部分集成到开发环境中，使其在各方面等同于软内核
∙TSK3000设计移植性
重要提示：
根据Altium端用户许可证协议条款提供这些软件内核并不明示或暗示专利权的转让。
用户应当注意：
在使用中涉及到这些专利权时需要提供许可证
嵌入式软件开发工具
∙语法感知编码编辑器，支持：
∙项目管理
∙扩展语法加亮显示，包括功能识别
∙代码崩溃，表明不确定的功能
∙内嵌的代码格式机，以用户可定义规范重新格式化现有代码
∙集成调试，从源代码编辑器直接运行
∙代码浏览器，可方便地浏览嵌入式项目
∙弹出的提示，在不调试时显示声明，调试时显示当前值
∙多内核仿真器/调试器，支持：
∙以源代码视图和反汇编视图下显示断点
∙断点条件
∙跳过计数断点
∙在混合和纯反汇编模式下查看源代码和地址断点
∙寄存器面板
∙观察器面板
∙局部面板
∙堆栈调用面板
∙存储器空间面板
∙调试控制台
∙TSK51实时、抢先式、多任务内核RTOS，符合OSEK/VDX标准
FPGA——支持的器件
∙Altera
Cyclone:
EP1C12,EP1C20,EP1C3,EP1C4,EP1C6
MAX3000A:
EPM3032A,EPM3064A,EPM3128A,EPM3256A,EPM3512A
MAX7000AE:
EPM7032AE,EPM7064AE,EPM7128AE,EPM7256AE,EPM7512AE,
MAX7000B:
EPM7032B,EPM7064B,EPM7128B,EPM7256B,EPM7512B
MAX7000S:
EPM7032S,EPM7064S,EPM7128S,EPM7160S,EPM7192S,EPM7256S
MAXII:
Stratix:
EP1S10,EP1S20,EP1S25,EP1S30,EP1S40,EP1S60,EP1S80
StratixGX:
EP1SGX10C,EP1SGX10D,EP1SGX25C,EP1SGX25D,EP1SGX25F,EP1SGX40D,EP1SGX40G
StratixII:
EP2S15,EP2S30,EP2S60,EP2S90,EP2S130,EP2S180
∙Xilinx
CoolRunner2:
XC2C128,XC2C256,XC2C32,XC2C384,XC2C512,XC2C64
CoolRunnerXPLA3:
XCR3032XL,XCR3064XL,XCR3128XL,XC
升级会员 