计算机组成知识要点.docx

计算机组成知识要点.docx

《计算机组成知识要点.docx》由会员分享，可在线阅读，更多相关《计算机组成知识要点.docx（7页珍藏版）》请在冰豆网上搜索。

计算机组成知识要点

考研期间对计算机组成的知识点的归纳整理，希望对大家有用

计算机系统概述

1.汇编，解释，翻译（编译程序，解释程序，汇编程序）

2.运算器的结构（ALU,ACC,PSW）

3.控制器的结构（PC,IR,CU，MAR）

4.PC—MAR—M—MDR—IR—OP,AD（OP—CU,AD—MAR—M—MDR—ACC）

5.地址译码器的位置

6.数据库系统

7.相连存储器（TLB）

8.MAR,MDR

9.MIPS=时钟频率/CPI

10.CPU中寄存器的通路（PC—MAR,MDR—IR,ACC）

11.指令字长与存储字长的关系

数据的表示和运算

1.定点数的移位运算（逻辑移位，算术移位（原码，补码，反码（分正负）））

2.IEEE754浮点数的表示范围（阶码1~254，尾数1/2~1-2^-n（大于0部分），和小于0的部分对称）

3.浮点数的加减（小阶对大阶）

4.十进制小数转二进制（小数部分乘2取整）

5.BCD码（相加时大于10要加6进行修正）

6.ASCII码（最左边一位为奇偶校验码，其他7位表示字符代码）

7.数据的存储（小端方式，边界对齐）

8.汉明校验码（2^k>n+k）

9.码距越大，检错能力越强。

检错能力总是大于等于纠错能力

10.定点小数的表示范围（-（1-2^-n）~1-2^-n）（各自的形式）

11.一定要先判断正负！

12.移码只能表示整数

13.移码中0的表示是唯一的（以为补码的0的表示是唯一的）

14.补码定点数加减运算（被减数每一位都要取反，加1）

15.双符号位（01表示上溢，10表示下溢）

16.补码一位乘法

17.浮点数的尾数用补码表示时的范围【-1,-（1/2+2^-n）】【1/2,1-2^-n】

18.IEEE754的阶码偏置值是127，阶码的表示范围为1~254

19.浮点数的溢出判断（规格化后，阶码超出范围）

20.串行加法器（一个全加器）和并行加法器（串行进位和并行进位）

21.补码表示尾数时，怎么判断是否规格化

存储系统的层次结构

1.存储器扩展技术（优先位扩展，再字扩展，字扩展时片选信号在高位）

2.磁带（顺序存取），磁盘（直接存取（不同于随机存取，是先找到一个小区域（磁道），再找到具体的数据）），光盘（顺序存取）

3.主存和CACHE之间的数据调动是由硬件自动完成的

4.计算CACHE/主存系统的效率（CACHE的存取时间/平均访问时间）

5.半导体存储芯片（CS，读写信号线，地址线，数据线）

6.SRAM（特点：

速度快，集成度低，功耗大，一般用作CACHE）

7.一个刷新周期等于存存储器的存取周期

8.集中刷新，分散刷新，异步刷新（刷新重要的数据是最大刷新间隔（一般为2ms）和刷新周期（一般等于存取周期））

9.地址复用的芯片，多一根行选通线和一根列选通线，但是行选通线用CS线代替

10.ROM的类型（MROM,PROM,EPROM,EEPROM，闪存）

11.字扩展时可能要用到的译码器（3/8译码器，2/4译码器），增加的地址一般在高位

12.存储芯片的数据位数必须和CPU数据线位数一致

13.存储芯片和CPU的连接最重要的是片选线的连接

14.位扩展不会影响地址线的位数

15.双端口存储器（时间并行（同时对一个存储器进行操作））

16.多模块存储器（空间并行）（高体交叉编址（仍是顺序存储器），低体交叉编址）

17.低位交叉存储器的模块数m>=存取周期/总线传输周期

18.低位交叉存储器存取m个字的时间为：

T+（m-1）r

19.高位交叉存储器存取m个字的时间为：

mT

20.低位交叉存储器重复n次，每次存取m个字的时间计算

21.时间局部性的概念（刚使用过的数据或者指令，在过一段时间后又会使用）

22.空间局部性的概念（下一个要访问的数据在当前访问数据的附近）

23.CACHE中的内容（数据部分，匹配部分（标识），有效位或者其他）

24.块的置换算法（FIFO.LUR,LFU）

25.CACHE写策略（全写法（一般与非写分配法一起使用），写回法（一般与写分配法一起使用））

26.CACHE地址的结构：

组号，组内块号，块内地址

27.虚拟存储器中，逻辑地址（页号+页内地址）向物理地址的转化是在内存中通过页表实现的，然后看CACHE是否命中

28.段页式虚拟存储器仍然以页为基本传送单位

29.页太小，则页表就大；页太大，则换页次数增加，换页代价大

指令系统

1.RISC：

定字长指令，只有LOAD/STORE指令访存，采用流水线技术，以硬布线控制为主，特别重视编译优化

2.CISC：

指令长度不固定，访存指令多，大多数采用微程序控制，难以使用优化编译

3.零地址运算类指令只在堆栈类计算机中有

4.一地址双操作数类运算类指令的另一个操作数一般在ACC中

5.定长操作码有助于指令译码和提高运行速度

6.变长操作码的扩展操作码指令格式（15，15，15.。

。

。

。

。

。

16）

7.一定要看清楚是定长还是变长操作码

8.指令中有寻址特征字段

9.数据寻址方式（隐含寻址（ACC中），立即寻址，直接寻址，间接寻址（只有在主存字的第一位为0时才表示间接寻址结束），寄存器寻址，寄存器间接寻址，相对寻址（PC+偏移量），基址寻址（面向操作系统的），变址寻址（面向用户的，用于循环操作，变址寄存器是面向用户的），堆栈寻址（SP指针））

10.一次间址需要两次访问内存

11.注意跳转指令的真正的跳转值

12.指令一取出来就会执行PC+1

中央处理器

1.控制器的两种类型（硬布线控制和微程序控制）

2.PSW对程序员不是透明的，IR，MAR，MDR对程序员是透明的

3.指令周期分为四个周期（取指，间址，执行，中断）

4.间址周期是取操作数的有效地址，实际上也完成了取操作数的操作

5.PC和CU之间有通路，CU控制PC完成自加操作

6.进栈操作是先改变栈顶指针（-1），再存入数据

7.指令执行方案之单指令周期：

所有指令都在一个指令周期内完成，指令串行执行，因此指令周期长度由最长的指令执行时间决定

8.指令执行方案之多指令周期：

所有指令的执行长度根据其实际时间决定，不同执行时间长度的指令分配不同的周期数

9.指令执行方案之流水线：

注意数据相关

10.机器周期就是指令完成一个基本操作的时间，机器周期通常由存取周期决定（因为访存时间较长），一个指令周期包括若干个机器周期

11.区分机器周期，存取周期，指令周期，总线周期

12.控制器自发进行取指操作

13.ALU没有内部存储单元，因此要借用暂存器实现同时输入两个数据，ALU一端连接暂存器，另一端连接数据总线

14.CU的三个输入：

节拍发生器，状态标志，操作码移码电路

15.加法指令一定要注意ACC的存在，尤其是单地址的加法指令

16.CPU的控制方式：

同步控制方式（速度慢，电路简单），异步控制方式（速度快，电路复杂）

17.控制存储器（CM）：

存储指令的微程序。

在CPU内部，决定了微指令的长度和数量

18.微指令的编码方式：

直接编码（无需译码，执行速度快，指令字长），字段直接编码（互斥类指令，全0表示什么都不做，可以缩短微指令的字长，要译码，执行速度慢），字段间接编码

19.字段直接编码中有外部条件位，n个外部条件需要n位外部条件位

20.字段直接编码中有下地址字段，下地址地段的位数决定了微指令的条数（若采用下地址地段形成下一条地址的话）

21.微指令的格式：

水平型微指令（每一位对应一个微操作，可执行几种并行的操作）（微指令很长，微程序很短，执行速度快），垂直型微指令（为了缩短指令的长度，用一串编码表示操作码）（指令长度短，微程序很长，执行速度慢）

22.微指令计数器决定微指令的执行顺序

23.指令流水线的锁存器

24.流水线中各功能时间应尽量相等，否则容易引起阻塞

25.流水线的加速比计算（nk/（k+n-1））（时间上的）

26.流水线的效率（实际面积/kT）（空间上的）

27.动态流水线

28.超标量流水线（通过使用多个CPU同时运行运行多个流水线实现，在一个CPU周期中可以执行多个操作）

29.超流水线（通过将执行过程细分成多个更小的部分实现，流水线中每段的时间更短）

总线

1.总线特性（机械特性，电气特性（传输方向和有效电平范围），功能特性（每条线的功能，包括宽度），时间特性）

2.总线分类（片内总线（CPU内连接各寄存器的总线），系统总线（连接CPU,主存，I/O接口的总线），通信总线（因为是连接I/O接口和外设的，所以也叫做外部总线））

3.DMA用于主存和外设之间传输数据

4.CPU控制总线上传输的内容包括时序控制信号，I/O设备和存储器的相应信号

5.总线的仲裁的集中仲裁方式（链式查询仲裁（包括BR,BG,BS线，在链上的位置决定了优先级），计数器查询方式（在链式查询方式的基础上将BG线换成了

+1条设备地址线，从而实现对设备的编址，设备的地址即该设备的“数”），独立请求方式（n条BR线和n条BG线））

6.总线的分布式仲裁方式（仲裁电路在设备的I/O接口中，每个设备通过比较仲裁线上的请求设备的优先级和本身设备的优先级，选择是发出总线还是不发出总线请求，最终使总线上只有一个优先级最高的总线请求）

7.总线的定时方式（同步定时方式（采用统一的时钟，适用于连接的设备速度接近时），异步定时方式（通过“握手”信号来实现同步，适用于连接的设备速度差别较大时））

8.总线标准（ISA,EISA：

为系统总线；AGP：

局部总线，专用于连接图形存储器；VESA：

局部总线，针对视频传输；PCI：

局部总线，支持即插即用，与处理器时钟频率无关，通过桥接实现多重PCI总线；USB（通用串行总线）：

串行传输）

9.使用局部总线的原因：

节约系统总线的带宽

输入与输出系统

1.I/O接口（设备控制器）的功能：

提供设备状态，数据缓冲，地址译码，数据格式转换，

2.I/O方式之程序查询方式（CPU与I/O串行执行）

3.I/O方式之程序中断方式（见中断过程（17））

4.I/O方式之DMA方式（CPU与外设并行工作，I/O与主机并行工作，程序和传送并行工作，数据传输完成后发出中断完成后处理，DMA要和CPU共享总线）

5.I/O方式之通道方式（主存和外设之间直接交换数据的控制器，访管指令，通道程序，通过I/O指令启动通道）

6.统一编址无需专门的I/O指令，特殊编址需要I/O指令，编址是对I/O接口中的寄存器进行编址，因此能与CPU进行直接交互的是I/O接口中的寄存器

7.统一编址时，要将I/O地址固定在地址位的某一块部分，从而和存储单元地址区分开

8.键盘和鼠标常采用中断方式进行控制

9.磁盘地址的格式（柱面号（磁道号），盘面号，扇区号）

10.RAID（同时使用多个磁盘，提高了传输率；在多个磁盘上并行存取，提高了数据吞吐率；通过镜像技术，提高了安全性；有数据校验，提供了容错能力）

11.CD-ROM只能读，不能写入和修改

12.磁盘驱动器向盘片磁道记录数据时采用串行方式写入

13.系统调用使用的设备地址是物理地址，不是逻辑地址

14.内中断（CPU和主存内发出的中断，如结果溢出），外中断（主机外发出的中断）

15.内中断直接响应，不需要等到CPU执行完一条指令。

外中断要等到CPU执行完一条指令后检测响应

16.DMA请求高于I/O设备传送的中断请求，高速设备的请求高于低速设备的请求，输入设备的请求高于低速设备的请求，内中断优先级最高，而且是不可屏蔽的

17.中断的过程（中断响应（由中断隐指令完成，由硬件自动完成）（关中断（为了保存的断点的有效性），保存断点（断点即PC的值），中断向量寻址），中断处理（都是由中断服务程序完成的）（保存现场和屏蔽字（保存PSW和各寄存器的值），开中断（为了实现多重中断），执行中断服务程序（该过程中可以实现响应更高优先级的中断），关中断（为了恢复现场的正确性），恢复现场和屏蔽字，开中断），中断返回）

18.多重中断和中断屏蔽字

19.DMA过程（I/O设备向DMA控制器发出DMA请求，再由DMA控制器向CPU发出总线请求，获得总线后传输数据）

20.DMA是存硬件，通道是硬件和软件结合

21.通道可以连接多个设备，DMA只能连接两个设备

22.通道的类型（字节多路通道（各个设备轮流传送一个字节），选择通道（轮流传送所有数据，主要用于连接高速外设以成组的方式传送数据），数组多路通道（轮流传送多个字节））

23.通道程序结束时引起的中断是I/O中断

24.对于DMA请求，CPU在每个存取周期结束时响应

25.对于通道和DMA，程序和设备并行；对于中断方式，CPU和设备并行

26.在不具有通道的计算机中，I/O指令的作用是实现I/O数据传输；在不具有通道的计算机中，I/O指令的作用是启动和关闭通道和一些控制通道的操作