差模电感和共模电感.docx
《差模电感和共模电感.docx》由会员分享，可在线阅读，更多相关《差模电感和共模电感.docx（11页珍藏版）》请在冰豆网上搜索。
差模电感和共模电感
共模电感-基本简介
共模电感成品展示
共模电感在日常生活中最常见的就是计算机应用中，计算机内部的主板上混合了各种高频电路、数字电路和模拟电路，它们工作时会产生大量高频电磁波互相干扰，这就是EMI。
EMI还会通过主板布线或外接线缆向外发射，造成电磁辐射污染，不但影响其他的电子设备正常工作，还对人体有害。
PC板卡上的芯片在工作过程中既是一个电磁干扰对象，也是一个电磁干扰源。
总的来说，我们可以把这些电磁干扰分成两类：
串模干扰（差模干扰）与共模干扰（接地干扰）。
以主板上的两条PCB走线（连接主板各元件的导线）为例，所谓串模干扰，指的是两条走线之间的干扰；而共模干扰则是两条走线
共模电感
和PCB地线之间的电位差引起的干扰。
串模干扰电流作用于两条信号线间，其传导方向与波形和信号电流一致；共模干扰电流作用在信号线路和地线之间，干扰电流在两条信号线上各流过二分之一且同向，并以地线为公共回路。
如果板卡产生的共模电流不经过衰减过滤（尤其是像USB和IEEE1394接口这种高速接口走线上的共模电流），那么共模干扰电流就很容易通过接口数据线产生电磁辐射——在线缆中因共模电流而产生的共模辐射。
美国FCC、国际无线电干扰特别委员会的CISPR22以及我国的GB9254等标准规范等都对信息技术设备通信端口的共模传导干扰和辐射发射有相关的限制要求。
为了消除信号线上输入的干扰信号及感应的各种干扰，我们必须合理安排滤波电路来过滤共模和串模的干扰，共模电感就是滤波电路中的一个组成部分。
共模电感实质上是一个双向滤波器：
一方面要滤除信号线上共模电磁干扰，另一方面又要抑制本身不向外发出电磁干扰，避免影响同一电磁环境下其他电子设备的正常工作。
我们常见的共模电感的内部电路示意图，在实际电路设计中，还可以采用多级共模电路来更好地滤除电磁干扰。
此外，在主板上我们也能看到一种贴片式的共模电感，其结构和功能与直立式共模电感几乎是一样的。
共模电感-性能特点
共模电感
具有极高的初始导磁率，在地磁场下具有大的阻抗和插入损耗，对若干扰具有极好的抑制作用，在较宽的频率范围内呈现出无共振插入损耗特性。
高初始导磁率：
是铁氧体的5-20倍，因而具有更大的插入损耗，对传导干扰的抑制作用远大于铁氧体。
高饱和磁感应强度：
比铁氧体高2-3倍。
在电流强干扰的场合不易磁化到饱和。
卓越的温度稳定性：
较高的居里温度，在有较大温度波动的情况下，合金的性能变化率明显低于铁氧体，具有优良的稳定性，而且性能的变化接近于线性。
灵活的频率特性：
而且更加灵活地通过调整工艺来得到所需要的频率特性。
通过不同的制造工艺，配合适当的线圈炸熟可以得到不同的阻抗特性，满足不同波段的滤波要求，使其阻抗值大大高于铁氧体。
应用范围：
电网共模干扰滤除和电子设备和电子仪器抗冲击干扰。
共模电感-工作原理
共模电感各种型号展示
共模电感的滤波电路，La和Lb就是共模电感线圈。
这两个线圈绕在同一铁芯上，匝数和相位都相同（绕制反向）。
这样，当电路中的正常电流流经共模电感时，电流在同相位绕制的电感线圈中产生反向的磁场而相互抵消，此时正常信号电流主要受线圈电阻的影响（和少量因漏感造成的阻尼）；当有共模电流流经线圈时，由于共模电流的同向性，会在线圈内产生同向的磁场而增大线圈的感抗，使线圈表现为高阻抗，产生较强的阻尼效果，以此衰减共模电流，达到滤波的目的。
事实上，将这个滤波电路一端接干扰源，另一端接被干扰设备，则La和C1，Lb和C2就构成两组低通滤波器，可以使线路上的共模EMI信号被控制在很低的电平上。
该电路既可以抑制外部的EMI信号传入，又可以衰减线路自身工作时产生的EMI信号，能有效地降低EMI干扰强度。
漏感和差模电感
对理想的电感模型而言，当线圈绕完后，所有磁通都集中在线圈的中心内。
但通常情况下环形线圈不会绕满一周，或绕制不紧密，这样会引起磁通的泄漏。
共模电感有两个绕组，其间有相当大的间隙，这样就会产生磁通泄漏，并形成差模电感。
因此，共模电感一般也具有一定的差模干扰衰减能力。
在滤波器的设计中，我们也可以利用漏感。
如在普通的滤波器中，仅安装一个共模电感，利用共模电感的漏感产生适量的差模电感，起到对差模电流的抑制作用。
有时，还要人为增加共模扼流圈的漏电感，提高差模电感量，以达到更好的滤波效果。
在一些主板上，能看到共模电感，但是在大多数主板上，都会发现省略了该元件，甚至有的连位置也没有预留。
不可否认，共模电感对主板高速接口的共模干扰有很好的抑制作用，能有效避免EMI通过线缆形成电磁辐射影响其余外设的正常工作和我们的身体健康。
但同时也需要指出，板卡的防EMI设计是一个相当庞大和系统化的工程，采用共模电感的设计只是其中的一个小部分。
高速接口处有共模电感设计的板卡，不见得整体防EMI设计就优秀。
所以，从共模滤波电路我们只能看到板卡设计的一个方面，这一点容易被大家忽略，犯下见木不见林的错误。
只有了解了板卡整体的防EMI设计，我们才可以评价板卡的优劣。
共模电感-共模扼流圈
共模电感实物展示
滤波器设计时，假定共模与差模这两部分是彼此独立的。
然而，这两部分并非真正独立，因为共模扼流圈可以提供相当大的差模电感。
这部分差模电感可由分立的差模电感来模拟。
为了利用差模电感，在滤波器的设计过程中，共模与差模不应同时进行，而应该按照一定的顺序来做。
首先，应该测量共模噪声并将其滤除掉。
采用差模抑制网络（DifferentialModeRejectionNetwork），可以将差模成分消除，因此就可以直接测量共模噪声了。
如果设计的共模滤波器要同时使差模噪声不超过允许范围，那么就应测量共模与差模的混合噪声。
因为已知共模成分在噪声容限以下，因此超标的仅是差模成分，可用共模滤波器的差模漏感来衰减。
对于低功率电源系统，共模扼流圈的差模电感足以解决差模辐射问题，因为差模辐射的源阻抗较小，因此只有极少量的电感是有效的。
尽管少量的差模电感非常有用，但太大的差模电感可以使扼流圈发生磁饱和。
可根据公式
（2）作简单计算来避免磁饱和现象的发生。
用LISN原理测量共模扼流圈饱和特性的方法
测量共模线圈磁芯（整体或部分）的饱和特性通常是很困难的。
通过简单的试验可以看出共模滤波器的衰减在多大程度上受由60Hz编置电流引起的电感减小量的影响。
进行此项测试需要一台示波器和一个差模抑制网络（DMRN）。
首先，用示波器来监测线电压。
按如下方法从示波器的A通道输入信号，将示波器的时间基准置为2ms/div，然后将触发信号加在A通道上，在交流电压达到峰值时会有线电流产生，此时滤波器效能的降级是意料中的事情。
差模抑制网络（DMRN）的输入端连接到LISN，输出端用50的阻抗进行匹配且与示波器的B通道相连。
当共模扼流圈工作在线性区时，在输入电流波动期间，B通道监测到的发射增加值不超过6—10dB。
为此测试在示波器上显示的结果，上面的曲线为共模发射；下面的曲线为线电压。
在线电压峰值期间，桥式整流器正向导通且传送充电电流。
示波器上显示的由于60Hz充电电流引起的共模扼流圈的降级
示波器上显示的由于60Hz充电电流引起的共模扼流圈的降级
如果共模扼流圈达到饱和，那么在输入浪涌增加时，发射将会增加。
如果共模扼流圈达到强饱和，发射强度与不加滤波器时的情况是一样的，也就是说很容易达到40dB以上。
这些实验数据可用其他方法来解释。
发射最小值（线电流为0的时候）是滤波器无偏置电流时表现出来的效果。
峰值发射与最小发射的比率，即降级因子，用来衡量线电流偏移量对滤波器实际效果的影响。
降级因子较大表明共模扼流圈磁芯完全没有得到恰当的使用，较好的滤波器的“固有降级因子”差不多在2—4之间。
它是由两种现象产生的：
第一，60Hz充电电流引起的电感减小（如上所述）；第二，桥式整流器的正向及反向导通。
共模发射的等效电路由一个阻抗约为200pF的电压源、二极管阻抗和LISN的共模阻抗组成，如图2所示。
当桥式整流器正向偏置时，在源阻抗、25和LISN共模阻抗之间会产生分压现象。
当桥整流器反向偏置时，在源阻抗、整流桥反偏电容、LISN之间产生分压现象。
当二极管整流桥反向偏置电容较小时，对共模滤除有一定效果。
当整流桥正向偏置时则对共模滤除没有影响。
共模电感
共模辐射等效电路
由于产生了分压，固有降级因子的预期值为2左右。
实际值的变化相当大，主要取决于源阻抗和二极管整流桥反向偏置电容的实际大小。
在Flugan发明的一个电路中，正是应用这个原理来减小镇流器的传导发射的。
用电流原理测量共模扼流圈饱和特性的方法。
如果测试人员相当谨慎，那么就可以采取类似MIL-STD-461中的测试装置来检测共模扼流圈的饱和特性。
这个原理的应用如下：
测试时采用两只电流探头，低频探头监测线电流，高频探头仅测量共模发射电流。
线电流监视器作为触发源。
不过，使用电流探头的一个隐患是差模电流衰减是管芯内绕组导线对称性的函数。
如果精心合理安排绕线布局的话，30dB左右的差模电流衰减是能够得到的。
即使达到这个衰减值，测得的差模分量也可能超过预期的共模分量值。
可用如下两项技术来解决这一问题：
第一，将一只6kHz转折频率的高阶高通滤波器与示波器串联（注意应用50的终端阻抗进行匹配）。
第二，在每只10μF的电容与电源总线之间接入一根导线。
为了测量共模辐射，电流探头应夹在这些载有极小线电流的导线近旁。
共模电感
共模扼流圈内存在的差模与共模磁通
为了快速且浅显地介绍共模扼流圈的作用，可考虑采用以下论述：
“共模扼流圈管芯两侧的磁场相互抵消，因此不存在磁通使管芯饱和。
”尽管这种论述对共模扼流圈作用的直觉叙述具体化了，但实质上并非如此。
参考以下围绕麦克斯韦方程所进行的讨论：
1、假设电流密度J产生磁场H，那么就可得出结论：
附近的另一个电流不会抵消或阻止磁场或者是由此而产生的电场。
2、同样一个相邻的电流可以导致磁场路径的改变。
3、在环形共模电感的特殊场合中，每条引线中的差模电流密度可假定是相等的，且方向相反。
所以由此而产生的磁场必定在环形磁芯周边上的总和为0，而在其外部则不为0。
磁芯的作用就好像它在线圈绕组的间隙处裂为两半时所表现出来的效果一样。
每个绕组在环形线圈一半的区域内产生磁场，意指穿过空气的磁场必定会形成自封闭回路，图3是环形磁芯和差模电流磁路的示意图。
共模电感-漏感简述
漏感的重要性
紧密绕制，且绕满一周的环形线圈，即使没有磁芯，其所有磁通都集中在线圈“芯”内。
但是，如果环形线圈没有绕满一周，或者绕制不紧密，那么磁通就会从芯中泄漏出来。
这种效应与线匝间的相对距离和螺旋管芯体的磁导率成正比。
共模扼流圈有两个绕组，这两个绕组被设计成使它们所流过的电流沿线圈芯传导时方向相反，从而使磁场为0。
如果为了安全起见，芯体上的线圈不是双线绕制，这样两个绕组之间就有相当大的间隙，自然就引起磁通“泄漏”，这即是说，磁场在所关心的各个点上并非真正为0。
共模扼流圈的漏感是差模电感。
事实上，与差模有关的磁通必须在某点上离开芯体，换句话说，磁通在芯体外部形成闭合回路，而不仅仅只局限在环形芯体内。
如果芯体具有差模电感，那么，差模电流就会使芯体内的磁通发生偏离零点，如果偏离太大，芯体便会发生磁饱和现象，使共模电感基本与无磁芯的电感一样。
结果，共模辐射的强度就如同电路中没有扼流圈一样。
差模电流在共模环形线圈中引起的磁通偏离可由下式得出：
共模电感
式中，是芯体中的磁通变化量，Ldm是测得的差模电感，是差模峰值电流，n为共模线圈的匝数。
由于可以通过控制B总，使之小于B饱和，从而防止芯体发生磁饱和现象，有以下法则：
共模电感
式中，是差模峰值电流，Bmax是磁通量的最大偏离，n是线圈的匝数，A是环形线圈的横截面积。
Ldm是线圈的差模电感。
共模扼流圈的差模电感可以按如下方法测得：
将其一引腿两端短接，然后测量另外两腿间的电感，其示值即为共模扼流圈的差模电感。
共模扼流圈能发挥一定的作用是由于μcm比μdm大好几个数量级的缘故，因为共模电流通常很小，可以通过使L/D保持在较低值来获得更小的μdm。
为了得到共模电感，同时又要使差模电感最小，最好是采用横截面积较大的磁芯绕制成多匝线圈。
采用较大的螺旋管磁芯，也并非一定要这样的磁芯，可在共模扼流圈内并入有效的差模电感。
因为差模磁通是远离磁芯（环形结构）的，因此可能会产生极强的辐射。
尤其是滤波器安装在PCB板上的情况下，这种辐射可以耦合到电源线，使传导发射增强。
当磁性材料被带到场内时（例如，环形磁芯放置在铁壳里），差模磁导率就可能会显著地增加，从而由于差模电流而导致磁芯的饱和。
无辐射共模扼流圈结构为了实现有效的滤波器设计，磁通离开磁芯引起的辐射问题必须予以解决。
其办法有是将差模磁通限制在磁性结构物体中（壶形铁芯），或者是为差模磁通（E形铁芯）提供一条高磁导率的路径。
壶形铁芯结构如果共模扼流圈采用壶形铁芯结构，那么就需两个绕轴。
示意出了壶形铁芯窗格里的两组线圈及其产生的磁通路径。
同时也表明了同一结构条件下的差模磁通路径。
共模壶形铁芯电感中的磁路
共模壶形铁芯电感中的磁路注意第一组，所有的磁通均在铁芯内部。
正是由于这种结构，从铁芯外表面到其中心垂直隔板间的空气隙长度决定了纯磁阻的大小。
使用磁导率大于10的垫圈后，就可以通过改变垫圈（其值等于空气隙长度）内外半径的大小来控制纯磁阻。
壶形铁芯的差模电感、共模扼流圈可按如下公式计算：
壶形铁芯的差模电感、共模扼流圈计算方法
壶形铁芯计算差模电感时的具体尺寸减小差模路径上的磁阻将使差模电感增加。
使用这种共模扼流圈的最显著的优点就在于壶形铁芯具有固有的“自屏蔽”特性。
壶形铁芯计算差模电感时的具体尺寸
E形铁芯结构有一种共模扼流圈，它比环形磁芯线圈更易绕制，但比壶形铁芯线圈的辐射更厉害，E形铁芯线圈。
共模磁通将外部引线上的两组线圈都联系在一起了。
为了获得较高的磁导率，在外部引线上应没有空气隙。
另一方面，差模磁通将外部引线和中心引线联系起来。
差模路径中的磁导率可以通过使中心引线彼此隔开来取得，中心引线是产生辐射的主要区域。
共模电感-产品设计
共模电感在计算机中的应用
主板Layout（布线）设计
对优秀的主板布线设计而言，时钟走线大多会采用屏蔽措施或者靠近地线以降低EMI。
对多层PCB设计，在相邻的PCB走线层会采用开环原则，导线从一层到另一层，在设计上就会避免导线形成环状。
如果走线构成闭环，就起到了天线的作用，会增强EMI辐射强度。
信号线的不等长同样会造成两条线路阻抗不平衡而形成共模干扰，因此，在板卡设计中都会将信号线以蛇形线方式处理使其阻抗尽可能的一致，减弱共模干扰。
同时，蛇形线在布线时也会最大限度地减小弯曲的摆幅，以减小环形区域的面积，从而降低辐射强度。
在高速PCB设计中，走线的长度一般都不会是时钟信号波长1/4的整数倍，否则会产生谐振，产生严重的EMI辐射。
同时走线要保证回流路径最小而且通畅。
对去耦电容的设计来说，其设置要靠近电源管脚，并且电容的电源走线和地线所包围的面积要尽可能地小，这样才能减小电源的波纹和噪声，降低EMI辐射。
当然，上述只是PCB防EMI设计中的一小部分原则。
主板的Layout设计是一门非常复杂而精深的学问，甚至很多DIYer都有这样的共识：
Layout设计得优秀与否，对主板的整体性能有着极为重大的影响。
主板布线的划断
共模电感
如果想将主板电路间的电磁干扰完全隔离，这是绝对不可能的，因为我们没有办法将电磁干扰一个个地“包”起来，因此要采用其他办法来降低干扰的程度。
主板PCB中的金属导线是传递干扰电流的罪魁祸首，它像天线一样传递和发射着电磁干扰信号，因此在合适的地方“截断”这些“天线”是有用的防EMI的方法。
“天线”断了，再以一圈绝缘体将其包围，它对外界的干扰自然就会大大减小。
如果在断开处使用滤波电容还可以更进一步降低电磁辐射泄露。
这种设计能明显地增加高频工作时的稳定性和防止EMI辐射的产生，许多大的主板厂商在设计上都使用了该方法。
“断开”的设计用来阻止电磁干扰借这些接口向外传送形成电磁辐射，电路板上的亮线清晰可见。
尤其是USB接口部分采用该设计后，可在很大程度上大大改善EMI电流向外辐射的可能。
主板接口的设计
不知大家是否注意到，现在的主板都会附送一块开口的薄铁挡片，其实这也是用来防EMI的。
虽然现在的机箱EMI屏蔽性能都不错，但电磁波还是会从机箱表面的开孔处泄漏出来，如PS/2接口、USB接口以及并、串口等的开口处。
孔的大小决定了电磁干扰的泄露程度。
开口的孔径越小，电磁干扰辐射的削弱程度越大。
对方形孔而言，L就是其对角线长度。
使用了挡片之后，挡片上翘起的金属触片会和主板上的输入输出部分很好地通过机箱接地，不
共模电感--可调电感
但衰减了EMI，而且减小了方孔的尺寸，进一步缩小L值，从而可以更有效地屏蔽电磁干扰辐射。
上述三点只是主板设计中除电路设计之外的几个主要防EMI设计，由此可见，主板的防EMI设计是一个整体的概念，如果整体的设计不合格，就会带来较大的电磁辐射，而这些也不是一个小小的共模电感所能弥补的。
国家现在的EMI相关规范并不健全，部分厂商为了省料就钻了这个空子，在整体防EMI性能上都大肆省料压缩成本（其中就包括共模电感的省略），这样做的直接后果就是主板防EMI性能极其低下；但是对于那些整体设计优秀，用料不缩水的主板，即使没有共模电感，其整体防EMI性能仍能达到相关要求，这样的产品仍然是合格的。
因此，单纯就是否有共模电感这一点来判断主板的优劣。
共模电感的测量与诊断
电源滤波器的设计通常可从共模和差模两方面来考虑。
共模滤波器最重要的部分就是共模扼流圈，与差模扼流圈相比，共模扼流圈的一个显著优点在于它的电感值极高，而且体积又小，设计共模扼流圈时要考虑的一个重要问题是它的漏感，也就是差模电感。
通常，计算漏感的办法是假定它为共模电感的1%，实际上漏感为共模电感的0.5%～4%之间。
在设计最优性能的扼流圈时，这个误差的影响可能是不容忽视的。
升级会员 