10珠江学院级数字电子技术期末考试1卷及答案.docx
《10珠江学院级数字电子技术期末考试1卷及答案.docx》由会员分享，可在线阅读，更多相关《10珠江学院级数字电子技术期末考试1卷及答案.docx（16页珍藏版）》请在冰豆网上搜索。
10珠江学院级数字电子技术期末考试1卷及答案
华南农业大学珠江学院期末考试试卷
2011--2012学年度下学期 考试科目：
数字电子技术
考试年级：
__2010__级考试类型：
（闭卷）A卷考试时间：
120分钟
学号姓名年级专业
题号
一
二
三
四
五
六
总分
得分
得分
评卷人
一、单项选择题（本大题共15小题，每小题1分，共15分）
在每小题列出的四个备选项中只有一个是最符合题目要求的，请将其代码填写在题后的括号内。
错选、多选或未选均无分。
1.十进制数95用8421BCD码表示为【】。
A.101111;B.10010101;
C.100101;D.01010101.
2.求一个逻辑函数F的反函数，下列【】种说法不正确：
A.“·”换成“+”，“+”换成“·”;B.原变量换成反变量，反变量换成原变量;
C.变量不变D.常数中的“0”换成“1”，“1”换成“0”。
3.一个四变量的逻辑函数其最小项有【】个。
A.4个B.8个
C.12个D.16个
4.下列函数中【】式是函数Z=AB+AC的最小项表达式。
A.
B.
C.
D.
5.
逻辑函数F（A,B,C）=Σm（0,1,4,6）的最简“与非式”为【】。
A.Y=
B.Y=
C.Y=
D.Y=
6.TTL电路在正逻辑系统中，以下各种输入中【】相当于输入逻辑“0”。
A.悬空；B.通过电阻2.7kΩ接电源；
C.通过电阻2.7kΩ接地；D.通过电阻510Ω接地。
7.若将一个TTL异或门（设输入端为A、B）当作反相器使用，则A、B端应【】连接。
A.A或B中有一个接高电平1；B.A或B中有一个接低电平0；
C.A和B并联使用；D.不能实现。
8.OC门组成电路如图1-1所示，其输出函数F为【】。
A.F=AB+BC；B.F=
；
C.F=（A+B）（B+C）；D.F=
。
9.测得某逻辑门输入A，B和输出F的波形如图1-2所示，则F（A，B）的表达式为【】。
A.F=ABB.F=A+B
C.F=
D.F=A⊕B
10.测得某逻辑门输入A，B、C和输出F的波形如图1-3所示，则F（A，B）的表达式为【】。
A.F=
B.F=AB+C
C.F=AB+
D.无法确定
11.
下图由TTL门电路组成的各电路中，能实现F=AB的电路是【】。
A.B.C.D.
12.图示各个CMOS门电路输出端逻辑表达式Y=A的是【】。
A.B.C.D.
13.
图1—4所示电路中，CP脉冲的频率为4KHZ，则输出端Q的频率为【】。
A.1kHZB.2kHZ
C.4kHZD.8kHZ
14.为实现将JK触发器转换为D触发器，应使【】。
A.J=D，K=
B.K=D，J=
C.J=K=DD.J=K=
15.四位二进制减法计数器的初始状态为1001，经过100个CP时钟脉冲作用后的状态为【】。
A.1100B.1101
C.0110D.0101
得分
评卷人
二、填空题（本大题共10小题，每小题1分，共10分）
1.已知某逻辑函数的真值表如表2-1所示，F的逻辑表达式为【】。
2.逻辑图如图2-1所示，输出F的最简与或逻辑表达式为【】。
3.逻辑图如图2-2所示，输出F的最简与或逻辑表达式为【】。
4.图2—3为四选一数据选择器，AB为地址信号，当AB=01时，Y=【】。
5.
半加器逻辑符号如图1—4所示，当A=“1”，B=“1”时，C和S分别为【】和【】。
6.n个输入端的二进制译码器，共有【】个输出端。
对于每一组输入代码，有个输出端有有效电平。
7.如果对计算机键盘上108个符号进行二进制编码，则至少要【】位二进制数码。
8.半导体数码显示器的内部接法有两种形式：
共【】接法和共【】接法。
9.首尾相连的n位移位寄存器称为【】计数器，其有效状态数为【】。
10.由555定时器构成的施密特触发器，在没有外加控制电压时，若电源电压VCC=12V,
则VT+=【】，VT-=【】，回差电压为【】。
得分
评卷人
三、判断题（本大题共10小题，每小题1分，共10分）
1.在普通编码器中，任何时刻都只允许输入两个编码信号，否则
输出将发生混乱。
【】
2.若两个函数具有不同的逻辑表达式，则两个逻辑函数必然不相等。
【】
3.同步时序逻辑电路具有统一的时钟CP控制。
【】
4.D触发器的特性方程为Qn+1=D,与Qn无关，所以它没有记忆功能。
【】
5.组合逻辑电路中有具有记忆功能的逻辑部件。
【】
6.触发器的0状态定义为：
Q=0，
=0.【】
7.现态和次态是两个相邻离散时间里触发器输出端的状态.【】
8.一个四位数比较器进行数值比较时，只有四位数全部比较完才能
产生比较结果。
【】
9.设A、B、C为逻辑变量,若A+B=A+C,则B=C.【】
10.如右图电路实现Y=
·
【】
得分
评卷人
四、逻辑函数化简题（本大题共2小题，每小题5分，共10分）
1．F（A，B，C，D）=∑m（0，1，2，3，6，8）+∑d（10，11，12，13，14，15）
2．用公式法化简函数F=ABC+
B+AB
，写出过程。
得分
评卷人
五、组合逻辑电路设计题（本大题10分）
在举重比赛中，有A、B、C三位裁判，其中A为主裁判，当两位或两位以上裁判（其中必须包括A裁判在内）认为运动员上举合格，才可发出合格信号，试用与非门设计上述要求的组合逻辑电路。
要求：
①列出逻辑状态表；
②写出表达式；
③画出逻辑图。
得分
评卷人
六、同步时序电路分析题（本大题15分）
时序逻辑电路如下图所示，按下列要求回答问题。
1.驱动方程：
J0=K0=
J1=K1=
J2=K2=
2.状态方程：
Q0n+1=
Q1n+1=
Q2n+1=
Q2n
Q1n
Q0n
Q2n+1
Q1n+1
Q0n+1
0
0
0
3.状态转换表：
4.状态转换图：
5.电路的逻辑功能：
6..分析电路能否自启动：
得分
评卷人
七、N进制计数器设计题（本大题10分）
利用两片74LS161构成49进制加法计数器（可在如图7-1上连线画图；74LS161功能表见附表7-1）。
要求：
①写出控制逻辑表达式；②画出连线图
附表7-174161的状态表
图7-1
得分
评卷人
八、中规模集成电路实现逻辑函数题（本大题10分）。
用数据选择器74LS151或二进制译码器74LS138设计4个开关控制一个电灯的逻辑电路，要求改变任何一个开关的状态，电灯的状态都要变化。
得分
评卷人
九、画波形图题（本大题共3小题，前两小题各3分，最后小题4分，共10分）
1.边沿JK触发器CP、J、K的波形如下图所示,画出触发器Q与
的波形,设触发器初始状态为0.
2.电路如下图所示，FF0和FF1为D型触发器，它们的初始状态均为0，画出Q0、Q1的波形
3.画出下图所示电路输出信号Y的波形,输入信号A、B、C的波形见下图。
华南农业大学珠江学院期末考试试卷参考答案
2011--2012学年度下学期 考试科目：
数字电子技术
考试年级：
_2010_级考试类型：
（闭卷）A卷考试时间：
120分钟
一、单项选择题（本大题共15小题，每小题1分，共15分）
1~5BCDDA
6~10AAADB
11~15DDBAC
二、填空题（本大题共12小题，每空1分，共15分）
1.A+
2.B+
3.
4.C
5.1，06.2n
7.7位8.阳；阴
9.2n；；2n-110.8v；4v；4v
三、判断题（本大题共15小题，每小题1分，共15分）
1~5Xx√XX
6~10X√√XX
四、逻辑函数化简（本大题共2小题，每小题6分，共12分）
1.F（A，B，C，D）=∑m（0，1，2，3，6，8）+∑d（10，11，12，13，14，15）
解：
2.F=ABC+
B+AB
=B
F（A、B、C、D）=B
五、组合逻辑电路设计题（本大题10分）
在举重比赛中，有A、B、C三位裁判，其中A为主裁判，当两位或两位以上裁判（其中必须包括A裁判在内）认为运动员上举合格，才可发出合格信号，试用与非门设计上述要求的组合逻辑电路。
要求：
①列出逻辑状态表；②写出表达式；
③画出逻辑图。
解：
六、同步时序电路分析题（本大题15分）
时序逻辑电路如下图所示，按下列要求回答问题。
（3）状态转换表（4）状态转换图
Q2n
Q1n
Q0n
Q2n+1
Q1n+1
Q0n+1
0
0
0
1
1
1
1
1
1
1
1
0
1
1
0
1
0
1
1
0
1
1
0
0
1
0
0
0
1
1
0
1
1
0
1
0
0
1
0
0
0
1
0
0
1
0
0
0
（5）电路的逻辑功能：
3位二进制减法计数器
6..电路能自启动
七、N进制计数器设计题（本大题10分）
利用两片74LS161构成49进制加法计数器（可在如图7-1上连线画图；74LS161功能表见附表7-1）。
要求：
①写出控制逻辑表达式；②画出连线图
归零表达式
SN=S49=1100012分
八、中规模集成电路实现逻辑函数题（本大题10分）。
用数据选择器74LS151或二进制译码器74LS138设计4个开关控制一个电灯的逻辑电路，要求改变任何一个开关的状态，电灯的状态都要变化。
答案：
1）逻辑抽象
输入变量：
A、B、C、D表示4个开关;0和1分别表示开关的两种状态
输出变量：
Y表示电灯，亮为1，灭为0
根据：
n=k-1=4-1=3;可用8选1数据选择器74LS151
2）写出真值表
九、画波形图题（本大题共3小题，前两小题各3分，最后小题4分，共10分）
1.边沿JK触发器CP、J、K的波形如下图所示,画出触发器Q与
的波形,设触发器初始状态为0.
2.电路如下图所示，FF0和FF1为D型触发器，它们的初始状态均为0，画出Q0、Q1的波形
3.画出下图所示电路输出信号Y的波形,输入信号A、B、C的波形见下图。
解：
Y=A+B+
升级会员 