EDA技术课程设计题目.docx
《EDA技术课程设计题目.docx》由会员分享，可在线阅读，更多相关《EDA技术课程设计题目.docx（12页珍藏版）》请在冰豆网上搜索。
EDA技术课程设计题目
《EDA技术》课程设计
一、课程设计目的
《EDA技术》是电气自动化、自动控制、机械电子类专业重要的专业课之一，它不但要求有较高的理论水平，而且还要求有较强的实际动手能力。
本课程的主要目的是提高实践能力，包括提高VHDL语言的编程能力（电子设计自动化）及对接口等硬件的理解分析能力和设计能力。
一般来讲，课程设计比教学实验复杂一些，涉及的深度更广并更加接近实用。
目的是通过课程设计的综合训练，培养学生实际分析问题、编程和动手能力，最终帮助学生系统掌握该门课程的主要内容，更好的完成教学任务。
二、课程设计要求：
1、课程设计要求扎扎实实完成,绝不走过场。
2、培养独立思考,独立动手,独立查阅资料,严谨治学,一丝不苟的工作作风,培养会检索查阅资料,使用资料的能力,严禁抄袭,不求甚解。
3、培养形成独立分析问题,解决问题的能力,为毕业后工作打好基础。
4、有关问题按课程设计大纲要求进行。
三、课程设计时间及安排
课程设计集中在二周（10天）进行。
为保证达到预计的教学任务及目的，以小组为单位分别进行资料的收集、方案论证、电路设计、编程、调试、实验及改进。
具体进度及要求安排如下：
时间
内容
第1天
布置课题，落实任务，确定课题及组织形式，收集课题相关的技术资料。
第2天
方案论证、分析、讨论
第3－4天
电路设计、设计各模块程序框图
第5天
软件设计
第6天
软件设计、调试
第7天
调试
第8天
调试，整理资料、写课程设计报告
第9天
写课程设计报告
第10天
递交课程设计报告、总结
四、课程设计的考查
设计成绩根据平时考勤、阶段性进度检查、质疑，设计说明书最后验收，最终设计答辩多个环节综合评定。
在集中调试期间，学生不得无故请假或缺勤，缺勤累计达三分之一者，指导教师可直接定为设计成绩不及格。
五、课程设计说明书（报告）撰写要求
1、课程设计计算说明书正文基本要求：
（1）书写整洁、论述清楚、计算正确
（2）论述方面内容应图文并茂、重点突出
2、课程设计计算说明书应包括以下内容：
（1）设计题目及封面：
主要填写工程名称，编写人、编制日期等。
（2）目录
（3）摘要：
论文的主要内容
（4）设计的各个部分论述（并附有各个模块的源程序）
（5）设计总结和心得体会
（6）参考资料（资料编号、作者、书名、出版单位、出版年月）
设计题目一：
电子秒表的设计
一、设计题目
电子秒表的设计
二、设计目的
1、熟悉VHDL语言
2、学习电子秒表的设计,调试,仿真以及对仿真波形的调试
三、设计要求（数字钟的功能）
1．具有时，分，秒，计数显示功能，以24小时循环计时；
2．设置启动、停止开关，具有启动和停止计时操作的功能；
3．要求计时精度为0.01S，最长时间24H；
4．具有清零，调节小时、分钟功能;（拓展功能选做）
5．具有整点报时功能，整点报时的同时LED灯花样显示。
（拓展功能选做）
四、设计方案及原理：
数字钟的基本工作原理：
数字钟以其显示时间的直观性、走时准确性而受到了人们的欢迎并很快走进了千家万户。
作为一种计时工具，数字钟的基本组成部分离不开计数器，在控制逻辑电路的控制下完成预定的各项功能。
数字钟的基本原理方框图如下：
（1）时基T产生电路：
由外部产生的频率非常稳定的脉冲，经整形、稳定电路后，产生一个频率为1Hz的、非常稳定的计数时钟脉冲。
（2）控制逻辑电路：
产生调时、调分信号及位选信号。
调时、调分信号的产生：
由计数器的计数过程可知，正常计数时，当秒计数器（60进制）计数到59时，再来一个脉冲，则秒计数器清零，重新开始新一轮的计数，而进位则作为分计数器的计数脉冲，使分计数器计数加1。
（3）计数显示电路：
由计数部分、数据选择器、译码器组成，是时钟的关键部分。
计数部分：
由两个60进制计数器和一个24进制计数器组成，其中60进制计数器可用6进制计数器和10进制计数器构成；24进制的小时计数同样可用6进制计数器和10进制计数器得到：
当计数器计数到24时，“2”和“4”同时进行清零，则可实现24进制计数。
数据选择器：
用3--8译码器实现多路数据选择器，因为本用到了8个数码管。
显示译码：
八段数码管译码器的显示原理。
。
五、参考资料：
1.阎石,《数字电子技术基础》（第四版）.高等教育出版社,1998.11
2.康华光,《电子技术基础》（数字部分）第四版.高等教育出版社,2000
3.王道宪，《CPLD/FPGA可编程逻辑器件应用与开发》，北京，国防工业出版社，2004
4 .郑崇勋，《数字系统故障对策与可靠性技术》，北京，国防工业出版社,1995
5.欧阳星明，《数字逻辑》，武汉，华中科技大学出版社2000
6.张昌凡等，《可编程逻辑器件及VHDL设计技术》，广州，华南理工大学出版社，2001
7.李景华等，《可编程逻辑器件与EDA技术》，沈阳，东北大学出版社，2000
8.卢毅、赖杰，《VHDL与数字电路设计》，科学出版社
9.谭会生、张昌凡,《EDA技术及应用》，西安电子科技大学出版社
10.辛春艳，《VHDL硬件描述语言》，国防工业出版社
11．李中发，《数字电子技术》，北京，中国水利水电出版社，2001.7
12．夏路易、石宗义,《电路原理图与电路板设计教程Protel99SE》，北京，2002.6
设计题目二：
交通灯控制器
一、设计题目
四种信号灯的交通灯控制器
二、设计目的
1、熟悉VHDL语言
2、学习十字路口交通灯的设计,调试,仿真以及对仿真波形的调试
三、设计要求
设计一个具有四种信号灯的交通灯控制器。
设计要求是：
由一条主干道和一条支干道汇合成十字路口，在每个入口处设置红、绿、黄、左拐允许四盏信号灯，红灯亮禁止通行，绿灯亮允许通行，黄灯亮则给行驶中的车辆有时间停在禁行线外，左拐灯亮允许车辆向左拐弯。
信号灯变换次序为：
主支干道交替允许通行，主干道每次放行40S，亮5S黄灯让行驶中的车辆有时间停到禁行线外，左拐放行15秒，亮5S红灯；支干道放行30S，亮5S黄灯，左拐放行15秒，亮5S红灯……。
各计时电路为倒计时显示。
系统框图如图2.1所示。
图2.1具有四种信号灯的交通灯控制器系统框图
四、设计原理
此设计问题可分成定时模块、主控电路、译码驱动电路和扫描显示几部分。
定时模块中设置40秒、30秒、15秒、5秒计时电路，倒计时可以用减法计数器实现。
状态表如表1所示。
表1交通灯控制器状态表
状态
主干道
支干道
时间/S
S0
绿灯亮，允许通行
红灯亮，禁止通行
40
S1
黄灯亮，停车
红灯亮，禁止通行
5
S2
左拐灯亮，允许左行
红灯亮，禁止通行
15
S3
黄灯亮，停车
红灯亮，禁止通行
5
S4
红灯亮，禁止通行
绿灯亮，允许通行
30
S5
红灯亮，禁止通行
黄灯亮，停车
5
S6
红灯亮，禁止通行
左拐灯亮，允许左行
15
S7
红灯亮，禁止通行
黄灯亮，停车
5
由于主干道和支干道红灯亮的时间分别为55秒和65秒，所以，还要设置55秒、65秒倒计时显示电路。
可以进行主控电路和译码显示电路的设计，注意这里的状态数为8个，要用三个JK触发器才能完成主控时序部分的设计。
设置主干道红灯显示信号LA1，黄灯显示信号LA2，绿灯显示信号LA3，左拐灯信号LA4；支干道红灯显示信号LB1，黄灯显示信号LB2，绿灯显示信号LB3，左拐灯信号LB4。
设置系统使能信号EN，时钟信号clk。
硬件系统示意图如图2所示。
图2具有四种信号灯的交通灯控制器硬件系统示意图
五、参考资料：
1.阎石,《数字电子技术基础》（第四版）.高等教育出版社,1998.11
2.康华光,《电子技术基础》（数字部分）第四版.高等教育出版社,2000
3.王道宪，《CPLD/FPGA可编程逻辑器件应用与开发》，北京，国防工业出版社，2004
4 .郑崇勋，《数字系统故障对策与可靠性技术》，北京，国防工业出版社,1995
5.欧阳星明，《数字逻辑》，武汉，华中科技大学出版社2000
6.张昌凡等，《可编程逻辑器件及VHDL设计技术》，广州，华南理工大学出版社，2001
7.李景华等，《可编程逻辑器件与EDA技术》，沈阳，东北大学出版社，2000
8.卢毅、赖杰，《VHDL与数字电路设计》，科学出版社
9.谭会生、张昌凡,《EDA技术及应用》，西安电子科技大学出版社
10.辛春艳，《VHDL硬件描述语言》，国防工业出版社
11．李中发，《数字电子技术》，北京，中国水利水电出版社，2001.7
12．夏路易、石宗义,《电路原理图与电路板设计教程Protel99SE》，北京，2002.6
设计题目三：
智力抢答器的设计
一、设计题目
智力抢答器的设计
二、设计目的
1、熟悉VHDL语言
2、学习智力抢答器的设计,调试,仿真以及对仿真波形的调试
三、设计要求
1）设计制作一个可容纳四组参赛者的数字智力抢答器，每组设置一个抢答按钮供抢答者使用。
2）电路具有第一抢答信号的鉴别和锁存功能。
在主持人将系统复位并发出抢答指令后，若参加者按抢答开关，则该组指示灯亮并用组别显示电路显示抢答者的组别。
此时，电路具备自锁功能，使别组的抢答开关不起作用。
3）设置计分电路。
每组在开始时预置成100分，抢答后主持人计分，答对一次加10分。
4）设置犯规电路。
对提前抢答和超时抢答的组别鸣喇叭示警，并由组别显示电路显示出犯规组别。
四、设计方案
根据系统设计要求可知，系统的输入信号有：
各组的抢答按钮A、B、C、D，系统清零信号CLR，系统始终信号CLK，计分复位端RST，加分按钮端ADD，计时预置控制断LDN，计时使能端EN，计时预置数据调整按钮TA、TB；系统的输出信号有：
四个组抢答成功与否的指示灯控制信号输出口LEDA、LEDB、LEDC、LEDD，四个组抢答时的计时数码显示控制信号若干，抢答成功组别显示的控制信号若干，各组计分动态显示的控制信号若干。
本系统应具有的功能有：
第一抢答信号的鉴别和锁存功能；抢答计时功能；各组得分的累加和动态显示功能；抢答犯规记录功能。
系统框图如图3.1所示。
图3.1抢答器系统框图
五、设计提示
此设计问题可分为第一信号鉴别锁存模块、答题计时模块、计分电路模块和扫描显示模
块四部分。
第一信号鉴别锁存模块的关键是准确判断出第一抢答者并将其锁存，在得到第一信号后
将输入端封锁，使其它组的抢答信号无效，可以用触发器或锁存器实现。
设置抢答按钮K1、
K2、K3、K4，主持人复位信号reset，扬声器驱动信号out。
reset=0时，第一信号鉴别锁存电路、答题计时电路复位，此状态下，若有抢答按钮按
下，鸣笛示警并显示犯规组别；reset=1时，开始抢答，由第一信号鉴别锁存电路形成第一
抢答信号，进行组别显示，控制扬声器发出音响，并启动答题计时电路，若计时时间到主持
人复位信号还没有按下，则由扬声器发出犯规示警声。
计分电路是一个相对独立的模块，采用十进制加／减计数器、数码管数码扫描显示，设
置复位信号reset1、加分信号up、减分信号down，reset1=0时，所有得分回到起始分（10分），且加分、减分信号无效；reset1=1时，由第一信号鉴别锁存电路的输出信号选择进行加减分的组别，每按一次up，第一抢答组加一分；每按一次down，第一抢答组组减一分。
硬件系统示意图如图3.2所示。
图3.2抢答器硬件系统示意图
五、参考资料：
1.阎石,《数字电子技术基础》（第四版）.高等教育出版社,1998.11
2.康华光,《电子技术基础》（数字部分）第四版.高等教育出版社,2000
3.王道宪，《CPLD/FPGA可编程逻辑器件应用与开发》，北京，国防工业出版社，2004
4 .郑崇勋，《数字系统故障对策与可靠性技术》，北京，国防工业出版社,1995
5.欧阳星明，《数字逻辑》，武汉，华中科技大学出版社2000
6.张昌凡等，《可编程逻辑器件及VHDL设计技术》，广州，华南理工大学出版社，2001
7.李景华等，《可编程逻辑器件与EDA技术》，沈阳，东北大学出版社，2000
8.卢毅、赖杰，《VHDL与数字电路设计》，科学出版社
9.谭会生、张昌凡,《EDA技术及应用》，西安电子科技大学出版社
10.辛春艳，《VHDL硬件描述语言》，国防工业出版社
11．李中发，《数字电子技术》，北京，中国水利水电出版社，2001.7
12．夏路易、石宗义,《电路原理图与电路板设计教程Protel99SE》，北京，2002.6
设计题目四：
量程自动转换数字式频率计的设计
一、设计题目
量程自动转换数字式频率计的设计
二、设计目的
1、熟悉VHDL语言
2、学习频率计的设计,调试,仿真以及对仿真波形的调试
三、设计要求
1）频率计的测量范围为1
，量程分10
、100
和1000
三档（最大读数分别为9.99
、99.9
、999
）。
2）要求量程可根据被测量的大小自动转换。
即当计数器溢出时，产生一个换档信号，让整个计数时间减少为原来的1/10，从而实现换档功能。
3）要求实现溢出报警功能。
即当频率高于999
时，产生一报警信号，点亮LED灯，从而实现溢出报警功能。
四、设计方案
1、频率计的工作原理
常用的测量频率的方法有两种，一个是测周期法，一个是测频率法。
测周期法需要有基准系统时钟频率
在待测信号一个周期
内，记录基准时钟频率的周期数
，则被测频率可表示为：
=
/
测频率法就是在一定的时间间隔内
内，得到这个周期信号重复变化的次数
，则被测频率可表示为
=
/
本设计采用的是直接测频率的方法。
2、频率计的系统框图
频率计的系统设计可以分为4位10进制计数模块、闸门控制模块、译码显示模块和可自动换档基准时钟模块，其系统框图如图所示。
其中，可自动换档模块为闸门控制模块提供3个档也就是3个测量范围的基准时钟信号，通过计数器的最高位溢出情况来判定工作在第几档。
闸门控制模块根据基准时钟信号产生基准时钟信号周期2倍的周期使能信号，随后为锁存器产生一周期性地锁存信号，再然后为计数模块产生一周期性地清零信号。
4位10进制计数模块在使能信号和清零信号的控制下对被测信号的波形变化进行计数，若产生溢出则为自动换档模块输出一换档信号。
译码显示模块负责不闪烁的显示被测信号的频率以及数字频率计目前工作的档位。
五、参考资料：
1.阎石,《数字电子技术基础》（第四版）.高等教育出版社,1998.11
2.康华光,《电子技术基础》（数字部分）第四版.高等教育出版社,2000
3.王道宪，《CPLD/FPGA可编程逻辑器件应用与开发》，北京，国防工业出版社，2004
4 .郑崇勋，《数字系统故障对策与可靠性技术》，北京，国防工业出版社,1995
5.欧阳星明，《数字逻辑》，武汉，华中科技大学出版社2000
6.张昌凡等，《可编程逻辑器件及VHDL设计技术》，广州，华南理工大学出版社，2001
7.李景华等，《可编程逻辑器件与EDA技术》，沈阳，东北大学出版社，2000
8.卢毅、赖杰，《VHDL与数字电路设计》，科学出版社
9.谭会生、张昌凡,《EDA技术及应用》，西安电子科技大学出版社
10.辛春艳，《VHDL硬件描述语言》，国防工业出版社
11．李中发，《数字电子技术》，北京，中国水利水电出版社，2001.7
12．夏路易、石宗义,《电路原理图与电路板设计教程Protel99SE》，北京，2002.6
升级会员 