四人智力竞赛抢答器论文剖析.docx
《四人智力竞赛抢答器论文剖析.docx》由会员分享，可在线阅读，更多相关《四人智力竞赛抢答器论文剖析.docx（15页珍藏版）》请在冰豆网上搜索。
四人智力竞赛抢答器论文剖析
数字电子技术课程计
题目智力竞赛抢答器
姓名：
所在学院：
工学院电气与电子工程系
所学专业：
自动化
班级：
自动化1202
学号：
指导教师：
完成时间：
2014年6月
数电课程设计任务书
一、基本情况
学时：
40学时学分：
1学分课程设计代码：
07120052
适应班级：
电气工程、自动化
二、进度安排
本设计共安排1周，合计40学时，具体分配如下：
实习动员及准备工作：
2学时
总体方案设计：
4学时
查阅资料，讨论设计：
24学时
撰写设计报告：
8学时
总结：
2学时
教师辅导：
随时
三、基本要求
1、课程设计的基本要求
数字电子技术课程设计是自动化、电气工程及其自动化专业的一门专业必修课，通过指导学生循序渐进地独立完成数字电路的设计任务，加深学生对理论知识的理解，有效地提高了学生的动手能力，独立分析问题、解决问题能力，协调能力和创造性思维能力。
着重提高学生在数字电路应用方面的实践技能，树立严谨的科学作风，培养学生综合运用理论知识解决实际问题的能力。
学生通过电路的设计、安装、调试、整理资料等环节，初步掌握工程设计方法和组织实践的基本技能，逐步熟悉开展科学实践的程序和方法。
2、课程设计的教学要求
数电课程设计的教学采用相对集中的方式进行，以班为单位全班学生集中到设计室进行。
做到实训教学课堂化，严格考勤制度，在实训期间累计旷课达到6节以上，或者迟到、早退累计达到8次以上的学生，该课程考核按不及格处理。
在实训期间需要外出查找资料，必须在指定的时间内方可外出。
课程设计的任务相对分散，每3名学生组成一个小组，完成一个课题的设计。
小组成员既有分工、又要协作，同一小组的成员之间可以相互探讨、协商，可以互相借鉴或参考别人的设计方法和经验。
但每个学生必须单独完成设计任务，要有完整的设计资料，独立撰写设计报告，设计报告雷同率超过50%的课程设计考核按不及格处理。
四、设计题目及控制要求
智力竞赛抢答器
（1）4名选手编号为：
1，2，3，4。
各有一个抢答按钮，按钮的编号与选手的编号对应，也分别为1，2，3，4。
（2）给主持人设置一个控制按钮，用来控制系统清零（抢答显示数码管灭灯）和抢答的开始。
（3）抢答器具有数据锁存和显示的功能。
抢答开始后，若有选手按动抢答按钮，该选手编号立即锁存，并在抢答显示器上显示该编号，同时扬声器给出音响提示，封锁输入编码电路，禁止其他选手抢答。
抢答选手的编号一直保持到主持人将系统清零为止。
（4）抢答器具有定时（9秒）抢答的功能。
当主持人按下开始按钮后，定时器开始倒计时，定时显示器显示倒计时间，若无人抢答，倒计时结束时，扬声器响，音响持续1秒。
参赛选手在设定时间（9秒）内抢答有效，抢答成功，扬声器响，音响持续1秒，同时定时器停止倒计时，抢答显示器上显示选手的编号，定时显示器上显示剩余抢答时间，并保持到主持人将系统清零为止。
（5）如果抢答定时已到，却没有选手抢答时，本次抢答无效。
系统扬声器报警（音响持续1秒），并封锁输入编码电路，禁止选手超时后抢答，时间显示器显示0。
（6）可用石英晶体振荡器或者555定时器产生频率为1Hz的脉冲信号，作为定时计数器的CP信号。
五、设计报告
设计完成后，必须撰写课程设计报告。
设计报告必须独立完成，格式符合要求，文字（不含图形、程序）不少于2000字，图形绘制规范。
设计报告的格式如下：
1、封面
2、内容提要
3、目录
4、正文
（1）系统的主要功能；
（2）方案选择及论证；
（3）设计步骤及原理图；
（4）元器件的选择；
（5）设计过程中出现问题的解决方法；
5、心得体会
6、参考文献
六、考核方法
数电课程设计的考核方式为考查，考核结果为优秀、良好、中等、及格和不及格五等，分数在90-100之间为优秀，80-89分之间为良好，70-79分之间为中等，60-69分之间为及格，60分以下为不及格。
考核分三个方面进行：
平时考勤：
30%；实验及设计成果质量：
40%；课程设计报告：
30%。
有下列情形之一者，课程设计考核按不及格处理：
1、设计期间累计迟到、早退达8次；
2、设计期间累计旷课达6节；
3、设计报告雷同率超过50%或无设计报告；
4、不能完成设计任务，达不到设计要求。
摘要
抢答器适用于各类知识竞赛，文娱综艺节目，尤其是各类知识竞赛，除了可以把各抢答组号，违例组号，抢答规定时限，大体时间倒计时等在仪器等在仪器面板上显示外，还可以接大屏幕显示屏显给观众，既可以活跃现场气氛，又便于监督，做到公平竞争。
例如：
三星智力快车等大家耳熟能详的节目。
本文设计了一个四人抢答器控制电路，该电路具有计时起点与抢答命令同步，计时终点是第一个抢答者的抢答信号到来，超时而无人抢答题目作废；主持人发布抢答命令后，第一抢答者按下抢答键后，电路应记下第一抢答者的组别，并封锁其他各组的抢答信号；用扬声器提示第一抢答者产生；用发光二极管指指示第一抢答者等特点（功能）。
1绪论
1.1课题背景
信息时代的21世纪，人类社会的进步和科学技术的发展非常迅猛，人类开始迈入了数字化和科技化的智能世界。
随着信息时代的发展，各种竞赛和选修节目层出不穷，而参赛者的素质也不断提高，这不但迫切要求着一个更加公平公正公开的赛制，更要求我们推出一个能够支持公平公开公正的赛制的硬件设备。
电子技术不断发展的今天，抢答器功能越来越强，可靠性和准确性也越来越高。
对于目前抢答器的功能描述，如涵盖抢答器、抢答限时、选手答题及时及犯规组号抢答器具有自锁、灯光提示、暂停复位、电子音乐报声、自动定时等功能，还有工作模式的切换和时间设定。
对于这些，随着科学技术的发展，肯定还要得到进一步的改进。
一般都要趋向智能化。
抢答器的发展就是人类社会进步和科学发展的标志之一。
抢答器是一种应用非常广泛的电子电气设备，在各种抢答场合、竞赛中，它能迅速客观地分辨出最先获得发言权的选手以及实现设定发言时间、记录分数等功能。
早期的抢答器只由几个三极管、可控硅、发光管等组成，能通过发光管的指示辨认出选手号码。
现在大多数抢答器均使用单片机和数字集成电路，并增加了许多新功能，如选手号码显示、强大前或抢答后的计时、选手得分显示等功能。
1.2智力竞赛抢答器简介
智力竞赛抢答器是在竞赛、文体娱乐活动（抢答活动）中，能准确、公正、直观地判断出抢答者的机器。
1.2.1智力竞赛抢答器的分类
（1）电子抢答器：
多适用于学校和企事业单位举行的简单的抢答活动。
（2）电脑抢答器：
又分为无线电脑抢答器和有线电脑抢答器。
1.2.2智力竞赛抢答器的功能
1、淘汰型抢答：
即机器发出“3、2、1、开始”抢答令后，系统自动进入有效倒计时，选手开始抢答，系统会记录下所有犯规选手的台号，并语音报出第一位抢答成功选手的台号。
（淘汰型有2个选项：
1、（抢答语音播报犯规台号可选）2、（语音播报抢中台号可选）
2、无限时抢答：
点击开始抢答按钮后，此时无有效抢答倒计时，选手随时可以抢答，系统会语音报出第一位抢答选手的台号。
（可任意选择是否需要语音播报台号）
3、直接抢答：
机器不发出抢答令，点击开始抢答按钮后，选手可以直接抢答或者听从主持人的口令来答,系统会报出第一位抢答的选手台号。
4、快速抢答：
即机器发出“3、2、1、开始”抢答令后，系统自动进入有效抢答倒计时，选手开始抢答，系统仅报出第一位抢答成功或者犯规选手台号。
2原理电路设计方案
2.1设计方案一
抢答电路：
使用74LS175作为锁存电路，当有人抢答时，利用锁存器的输出信号号将时钟脉冲置零，74LS175立即被锁存，同时蜂鸣器鸣叫1s，这时抢答无效，使用74LS148作为编码器，对输入的型号进行编码，输出4位的BCD码，再将这四位的BCD码输入共阴数码管里显示出抢答者的编号。
主持人电路：
；利用74LS190计数器作为倒计时的芯片，当主持人按下抢答按钮时，74LS190被置九，同时将显示上次抢到题目的选手编号的数码管清零，并开始倒计时，，并通过74LS48编码器将即时时间进行编码，并送到7段共阴数码管，显示此时的时间。
假如在9秒内有人抢答，则计数器停止倒计时，将锁存器锁存，禁止选手抢答，蜂鸣器鸣叫一秒，停止倒计时。
2.2设计方案二
锁存电路采用CD4042来触发，如果用CD4042，则可以用低电平触发，当有人抢答时，利用锁存器的输出信号号将时钟脉冲置零，CD4042立即被锁存，同时蜂鸣器鸣叫1s，这时抢答无效。
此外当倒计时到0时，利用借位
端来将锁存器的信号置零。
而不是像方案一那样使用max/min端。
2.3设计方案分析
对以上两个方案进行比较可以发现，两个方案均能理论上实现电路的功能，但是从实际情况看，CD4042比较少见，很难买到这个芯片，而74LS175则很常见，比较容易买到。
而在实际情况中，虽然74LS190的max/min端和
同样是借位端，当时
只有半个周期的变化，并不能将时钟信号置零，而max/min有一个周期的变化，所以用max/min比较合适。
宗上所述，选择第一个方案比较合理。
3设计电路流程
3.1设计电路流程图
图3.1设计电路流程图
3.2设计电路流程图说明
整个电路如上图所示，主要分为两部分，一个是倒计时部分，一个是抢答电路，其中抢答器电路由锁存器电路，编码器电路，译码器电路，数码管显示电路组成，其中锁存器电路可用1khz脉冲电路作为其时钟端输入脉冲，倒计时电路由倒计时芯片，编码器电路路，数码管显示电路，倒计时采样1hz的脉冲作为时钟信号输入端。
单稳态电路可以控制蜂鸣器鸣叫的时间，按要求可设置为1秒钟。
4单元电路设计
4.1锁存器电路设计
锁存器电路采用以74LS175为中心的锁存器系统，当4个抢答输入端中出现低电平输入时信号时，锁存器立即锁存，禁止抢答，其原本为4个高电平的输出端也变成3高一低，可以利用一个4输入与非门将其与非，再接一个非门后，可以与74LS175的时钟信号相与非，使得CLK端的输入信号为底电平，从而阻止其余选手的抢答，从而达到锁存的目的74LS175的真值表如下：
表4.174LS175真值表
输入
输出
Clear
Clock
D
L
H
H
H
X
↑
↑
L
X
H
L
X
L
H
L
H
L
H
锁存器的单元电路设计如下：
图4.1锁存器电路设计图
4.2编码器电路设计
编码器采样74LS148作为编码芯片，将输入的信号进行编码，然后输出2二进制码，由于74LS175为优先编码其，故需要将其未用到的高优先级的端和74LS175的输出的4与非端进行连接，避免在无人抢答时输出型号。
74LS148的真值表如下图：
表4.274LS148真值表
输入
输出
EI
0
1
2
3
4
5
6
7
A2
A1
A0
GS
EO
H
L
L
L
L
L
L
L
L
L
X
H
X
X
X
X
X
X
X
L
X
H
X
X
X
X
X
X
L
H
X
H
X
X
X
X
X
L
H
H
X
H
X
X
X
X
L
H
H
H
X
H
X
X
X
L
H
H
H
H
X
H
X
X
L
H
H
H
H
H
X
H
X
L
H
H
H
H
H
H
X
H
L
H
H
H
H
H
H
H
H
H
L
L
L
L
H
H
H
H
H
H
L
L
H
H
L
L
H
H
H
H
L
H
L
H
L
H
L
H
H
H
L
L
L
L
L
L
L
L
H
L
H
H
H
H
H
H
H
H
编码器电路如下：
图4.2编码器电路图
4.3译码器电路和数码管显示电路设计
抢答部分和倒计时部分的译码器均采用74LS48芯片，而数码管则选择与之相对应的7段共阴数码管搭配，为避免电路过小，可在译码器与数码管间接上拉电阻以增大电流，上拉电阻选用1k的9针排阻。
74LS48的真值表如下：
表4.374LS48真值表
输入
输出
RBI
D
C
B
A
a
b
c
d
e
f
g
4.5V
GND
GND
GND
IN
OUT
－
－
OUT
OUT
OUT
－
4.5V
GND
GND
4.5V
IN
－
－
OUT
－
OUT
－
－
4.5V
GND
4.5V
4.5V
IN
OUT
OUT
－
OUT
OUT
OUT
OUT
IN
GND
GND
GND
GND
OUT
OUT
OUT
OUT
OUT
OUT
－
译码器电路和数码管显示电路设计如下：
图4.3译码器电路和数码管显示电路电路图
4.4倒计时电路设计
倒计时电路采用74LS190作为倒计时芯片，并将其输入端置九，clk信号输入端采样1hz的信号输入，同时可利用其借位输出端MAX\MIN来控制抢答端，并且可以让电路在到零时保持。
倒计时单元电路如下：
图4.4倒计时电路图
4.5时钟电路设计
在本电路中需要两种时钟脉冲，一种是给74LS175提供的1khz脉冲信号，另一种是给倒计时电路74LS190提供的1hz，根据555多谐振荡器的频率计算公式：
（4.1）
可以求得1hz的电路电阻均取47k，电容取10uf，而1khz电路的电阻取4.7k，电容取0.1uf。
其时钟电路图如下：
图4.5时钟电路图
4.6单稳态电路及蜂鸣器的设计
为保证蜂鸣器鸣叫时间为一秒，可以使用单稳态触发电路来实现，单稳态电路的芯片可以选择74LS123。
根据74LS123的暂稳态计算公式：
（4.2）
我们可以选择R为36k，C为100uf，则在误差许可范围内，鸣叫时间大约是1秒。
74LS123的真值表如下：
表4.474LS123真值表
输入
输出
n
n
n
n
n
L
X
X
H
H
↑
X
H
X
L
↓
L
X
X
L
↑
H
H
L
L
（1）
L
（1）
↑
↑
↑
H
H
（1）
H
（1）
↓
↓
↓
蜂鸣器采用有源蜂鸣器，为避免单稳态电路输出端电流不足，可以使用一个NPN三极管来驱动蜂鸣器鸣叫。
单稳态电路及蜂鸣器电路如下：
图4.6单稳态电路及蜂鸣器电路
5电路工作原理
抢答电路：
使用74LS175作为锁存电路，当有人抢答时，利用锁存器的输出信号号将时钟脉冲置零，74LS175立即被锁存，同时蜂鸣器鸣叫1s，这时抢答无效，使用74LS148作为编码器，对输入的型号进行编码，输出4位的BCD码，再将这四位的BCD码输入共阴数码管里显示出抢答者的编号。
主持人电路：
；利用74LS190计数器作为倒计时的芯片，当主持人按下抢答按钮时，74LS190被置九，同时将显示上次抢到题目的选手编号的数码管清零，并开始倒计时，，并通过74LS48编码器将即时时间进行编码，并送到7段共阴数码管，显示此时的时间。
假如在10秒内有人抢答，则计数器停止倒计时，将锁存器锁存，禁止选手抢答，蜂鸣器鸣叫一秒，停止倒计时。
总结
本电路使用了锁存器，编码器，译码器数码管等构成倒计时电路使用了74LS190等电路实现倒计时，并利用使能端及门电路，实现各项锁存，鸣叫，清零等功能，总结如下：
优点：
电路功能原理清晰，各项功能均达到了要求，显示准确，反应灵敏，无竞争冒险现象，基本满足了普通竞赛的抢答要求。
缺点：
如果长按住按钮不放，主持人清零后将能获得抢答权，且由于编码器电路是优先编码器，所以如果两人抢答时间间隔在1ms以内，将出现编号靠前的选手获得抢答权的情况。
改进：
可以更改促发器的类型，如使用JK触发器代替，则长按无效，或者在抢答端添加一个发光二极管，当有人作弊，二极管就会亮，从而阻止选手长按按钮的缺陷。
心得体会：
通过这次课程设计，我对于数字电路知识有了更深的了解，尤其是对数字逻辑芯片的性能和使用方面的知识有了进一步的研究。
同时实物的制作也提升了我的动手能力，实践能力得到了一定的锻炼，加深了我对数字电路设计方面的兴趣。
理论与实践得到了很好的结合。
参考文献
1.阎石.数字电子技术基础[M].5版:
高等教育出版社2005
2.王永军.李景华.数字逻辑与数字系统[M].3版:
电子工业出版社2005.2
3.高志清.数字电路逻辑设计[M]:
大连理工出版社2002
4.郭培源.电子电路及电子器件[M]:
高等教育出版社2004
5.黄仁欣.电子技术实践与训练[M]:
清华大学出版社2004
附录
1设计总电路图
2电路元件清单
名称及标号
型号及大小
封装形式
数量
锁存器
74LS175
DIP16
1个
编码器
74LS148
DIP16
1个
译码器
74LS48
DIP16
2个
计数器
74LS190
DIP16
1个
4与非门
74LS20
DIP14
2个
2与非门
74LS00
DIP14
1个
非门
74LS04
DIP14
1个
556
NE556N
DIP14
1个
单稳触发器
74LS123
DIP14
1个
复位开关
SW-PB
SW-PB
5个
电阻
200Ω
AXIAL-0.3
5个
47K
AXIAL-0.3
2个
35K
AXIAL-0.3
1个
4.7K
AXIAL-0.3
2个
10K
AXIAL-0.3
1个
10Ω
AXIAL-0.3
1个
电容
100uf
RB3/6
1个
10uf
RB2/4
1个
104
RAD-0.2
1个
103
RAD-0.1
2个
九针排阻
1K
SIP9
2个
7段共阴数码管
——
——
2个
NPN三极管
8050
T092-A
2个
蜂鸣器
——
——
1个
升级会员 