程控宽带放大器.docx
《程控宽带放大器.docx》由会员分享，可在线阅读，更多相关《程控宽带放大器.docx（33页珍藏版）》请在冰豆网上搜索。
程控宽带放大器
宽带放大器
设计者：
刘真照李杰雄丁伟东
指导老师：
王彦
（南华大学电气工程学院湖南衡阳421001）
摘要：
本设计利用可变增益宽带放大器AD603来提高增益和扩大AGC控制范围，通过软件补偿减小增益调节的步进间隔和提高准确度。
输入部分采用高速电压反馈型运放OPA642作跟随器提高输入阻抗，并且在不影响性能的条件下给输入部分加了保护电路。
使用了多种抗干扰措施以减少噪声并抑制高频自激。
功率输出部分采用分立元件制作。
整个系统通频带为1kHz～20MHz，最小增益0dB，最大增益80dB。
增益步进1dB，60dB以下预置增益与实际增益误差小于0.2dB。
不失真输出电压有效值达9.5V，输出4.5V-5.5V时AGC控制范围为66dB。
本系统的控制部分由FPGA实现。
由于其资源丰富，因而能更好的实现电路的功能。
关键词：
宽带放大器AD603运放OPA642FPGA
Abstract:
Thisdesignemploysvariable-gainwidebandwidthAD603toenlargegainandAGCcontrolranges.Programmingcompensationreducesgainstepandenhancesadjustingaccuracy.Theinputblock,whichhasaprotectivecircuitnotinfluencingtheperformance,employshigh-speedvoltagefeedbackamplifierOPA642asafollowertoincreasetheinputresistance.Usingmanykindsofanti-interferencemeasuresdiminishesnoiseandrestrainshighfrequencyself-excitation.Thepower-outputcircuitismadeupofseparateelements.Thewholesystempassbandis1kHz～20MHz,andthegainrangesfrom0~81dB.Thegainstepis1dB.Thebelow-60dB–gainerrorislessthan0.2dB.NodistortionoutputvoltageRMScanreach9.5V.Whentheoutputisbetween4.5Vand5.5V,AGCrangeis66dB.ThecontrolpartofthissystemiscarryoutbytheFPGA.Becauseitsresourcesisabundant,asaresulttheabilityisbettertocarryoutthefunctionoftheelectriccircuit.
Keyword:
ThebreadthtakestheenlargerAD603operationamplifier
FPGA
目录
第一章方案论证与比较3
1.1设计要求3
1.2增益控制部分3
1.3功率输出部分4
1.4测量有效值部分4
1.5自动增益控制（AGC）5
1.6系统整体框图5
第二章理论分析与参数计算5
2.1电压控制增益的原理5
2.2AGC介绍5
2.3正弦电压有效值的计算6
第三章系统模块电路设计6
3.1输入缓冲和增益控制部分6
3.2功率放大部分7
3.3控制部分8
3.4稳压电源部分8
第四章系统软件设计9
4.1AD0809控制部分设计9
4.2DA0832控制部分设计10
4.3按键控制和液晶显示模块设计10
第五章系统调试和测试10
5.1测试方法10
5.2测试结果10
5.3误差分析10
5.4测试性能总结11
5.5测试仪器11
第六章结束语11
参考文献11
附录11
第一章方案论证与比较
1.1设计要求
1.1.1基本要求
（1）输入阻抗≥1kΩ；单端输入，单端输出；放大器负载电阻。
（2）3dB通频带10kHz～6MHz，在20kHz～5MHz频带内增益起伏≤1dB。
（3）最大增益≥40dB，增益调节范围10dB～40dB（增益值6级可调，步进间隔6dB，增益预置值与实测值误差的绝对值≤2dB），需显示预置增益值。
1.1.2发挥部分
（1）最大输出电压有效值≥6V。
（2）最大增益≥58dB（3dB通频带10kHz～6MHz，在20kHz～5MHz频带内增益起伏≤1dB），增益调节范围10dB～58dB（增益值9级可调，步进间隔6dB，增益预置值与实测值误差的绝对值≤2dB），需显示预置增益值。
（3）增加自动增益控制（AGC）功能，AGC范围≥20dB，在AGC稳定范围内输出电压有效值应稳定在4.5V≤Vo≤5.5V内
1.2增益控制部分
方案一：
原理框图如图1所示，场效应管工作在可变电阻区，输出信号取自电阻与场效应管与对
的分压。
采用场效应管作AGC控制可以达到很高的频率和很低的噪声，但温度、电源等的漂移将会引起分压比的变化,用这种方案很难实现增益的精确控制和长时间稳定。
V′
图1方案一示意图
方案二：
采用可编程放大器的思想，将输入的交流信号作为高速D/A的基准电压，这时的D/A作为一个程控衰减器。
理论上讲，只要D/A的速度够快、精度够高可以实现很宽范围的精密增益调节。
但是控制的数字量和最后的增益（dB）不成线性关系而是成指数关系，造成增益调节不均匀，精度下降。
方案三：
如图2所示，使用控制电压与增益成线性关系的可编程增益放大器PGA，用控制电压和增益（dB）成线性关系的可变增益放大器来实现增益控制。
用电压控制增益，便于FPGA控制，同时可以减少噪声和干扰。
图2方案三示意图
综上所述，选用方案三，采用集成可变增益放大器AD603作增益控制。
AD603是一款低噪声、精密控制的可变增益放大器，温度稳定性高，最大增益误差为0.5dB，满足题目要求的精度，其增益（dB）与控制电压（V）成线性关系，因此可以很方便地使用D/A输出电压控制放大器的增益。
1.3功率输出部分
根据赛题要求，放大器通频带从10kHz到6MHz，单纯的用音频或射频放大的方法来完成功率输出，要做到6V有效值输出难度较大，而用高电压输出的运放来做又很不现实，因为市面上很难买到宽带功率运放。
这时候采用分立元件就能显示出优势来了。
1.4测量有效值部分
方案一：
利用高速ADC对电压进行采样，将一周期内的数据输入FPGA并计算其均方根值，即可得出电压有效值：
此方案具有抗干扰能力强、设计灵活、精度高等优点，但调试困难，高频时采样困难而且计算量大，增加了软件难度。
方案二：
对信号进行精密整流并积分，得到正弦电压的平均值，再进行ADC采样，利用平均值和有效值之间的简单换算关系，计算出有效值显示。
只用了简单的整流滤波电路和FPGA就可以完成交流信号有效值的测量。
但此方法对非正弦波的测量会引起较大的误差。
方案三：
采用集成真有效值变换芯片，直接输出被测信号的真有效值。
这样可以实现对任意波形的有效值测量。
综上所述，我们采用方案三，变换芯片选用AD637。
AD637是真有效值变换芯片，它可测量的信号有效值可高达7V，精度优于0.5％，且外围元件少，频带宽，对于一个有效值为1V的信号，它的3dB带宽为8MHz,并且可以对输入信号的电平以dB形式指示，该方案硬件、软件简单，精度也很高，但不适用于高于8MHz的信号。
此方案硬件易实现，并且8MHz以下时候测得的有效值的精度可以保证，在题目要求的通频带10kHz～6MHz内精度较高。
8MHz以上输出信号可采用高频峰值检测的方法来测量，但是由于时间关系，高于8MHz的信号我们未能测量显示。
1.5自动增益控制（AGC）
利用FPGA根据输出信号幅度调节增益。
输出信号检波后经过简单2级RC滤波后由FPGA采样，截止频率为100Hz。
由于放大器通频带低端在1kHz，当工作频率为1kHz时，为保证在增益变化时输出波形失真较小，将AGC响应时间设定为10ms，用单片机定时器0来产生10ms中断进行输出有效值采样，增益控制电压也经过滤波后加在可变增益放大器上。
AGC控制范围理论上可达0～80dB，实际上由于输入端加了保护电路，在不同输出电压时AGC范围不一样，输出在4.5～5.5V时AGC范围约为70dB，而当输出为2V～2.5V时AGC范围可达80dB。
1.6系统整体框图
系统总体方框图如下所示。
图3总体方框图
第二章理论分析与参数计算
2.1电压控制增益的原理
AD603的基本增益可以用下式算出：
Gain（dB）=40VG+10
其中，VG是差分输入电压,单位是V，Gain是AD603的基本增益,单位是dB。
从此式可以看出，以dB作单位的对数增益和电压之间是线性的关系。
由此可以得出，只要FPGA进行简单的线性计算就可以控制对数增益，增益步进可以很准确的实现。
但若要用放大倍数来表示增益的话，则需将放大倍数经过复杂的对数运算转化为以db为单位后再去控制AD603的增益，这样在计算过程中就引入了较大的运算误差。
2.2AGC介绍
AGC是自动增益控制电路的简称，常用在收音机、电视机、录像机的信号接收和电平处理电路中。
它的作用是当信号较强时，使其增益自动降低；当信号较弱时，又使其增益自动增高，从而保证输出信号基本稳定。
2.3正弦电压有效值的计算
AD637的内部结构如图4所示：
图4AD637的内部结构图
根据AD637芯片手册所给出的计算真有效值的经验公式为：
其中：
为输入电压，
为输出电压有效值。
第三章系统模块电路设计
3.1输入缓冲和增益控制部分
由于AD603的输入电阻只有100Ω，要满足输入电阻大于2.4kΩ的要求，必须加入输入缓冲部分用以提高输入阻抗；另外前级电路对整个电路的噪声影响非常大，必须尽量减少噪声。
故采用高速低噪声电压反馈型运放OPA642作前级跟随，同时在输入端加上二极管过压保护。
如图5所示。
图5输入缓冲和增益控制电路
输入部分先用电阻分压衰减，再由低噪声高速运放OPA642放大，整体上还是一个跟随器，二极管可以保护输入到OPA642的电压峰峰值的不超过其极限（2V）。
其输入阻抗大于2.4kΩ。
OPA642的增益带宽积为400MHz，这里放大3.4倍，100MHz以上的信号被衰减。
输入输出端口P1，P2由同轴电缆连接，以防自激。
级间耦合采用电解电容并联高频瓷片电容的方法，兼顾高频和低频信号。
增益控制部分装在屏蔽盒中，盒内采用多点接地和就近接地的方法避免自激，部分电容电阻采用贴片封装，使得输入级连线尽可能短。
该部分采用AD603典型接法中通频带最宽的一种，如图6所示，通频带为90MHz，增益为－10～+30dB，输入控制电压U的范围为－0.5～＋0.5V。
图6AD603接成90MHz带宽的典型方法
增益和控制电压的关系为
一级的控制范围只有40dB，使用两级串联，增益为
增益范围是－20dB～+60dB，满足题目要求。
由于两级放大电路幅频响应曲线相同，所以当两级AD603串联后，带宽会有所下降，串联前各级带宽为90MHz左右，两级放大电路串联后总的3db带宽对应着单级放大电路1.5db带宽，根据幅频响应曲线可得出级联后的总带宽为60M。
3.2功率放大部分
具体电路如图7。
参考音频放大器中驱动级电路，考虑到负载电阻为600Ω，输出有效值大于6V，而AD603输出最大有效值在2V左右，故选用两级三极管进行直流耦合和发射结直流负反馈来构建末级功率放大，第一级进行电压放大，整个功放电路的电压增益在这一级，第二级进行电压合成和电流放大，将第一级输出的双端信号变成单端信号，同时提高带负载的能力，如果需要更大的驱动能力则需要在后级增加三极管跟随器，实际上加上跟随器后通频带急剧下降，原因是跟随器的结电容被等效放大，当输入信号频率很高时，输出级直流电流很大而输出信号很小。
使用2级放大已足以满足题目的要求。
选用NSC的2N3904和2N3906三极管（特征频率
＝250～300MHz）可达到25MHz的带宽。
整个电路没有使用频率补偿，可对DC到20MHz的信号进行线性放大，在20MHz以下增益非常平稳，为稳定直流特性。
我们将反馈回路用电容串联接地，加大直流负反馈，但这会使低频响应变差，实际上这样做只是把通频带的低频下限频率从DC提高到1kHz，但电路的稳定性提高了很多。
本电路放大倍数为：
AG≈1＋R10/R9
整个功放电路电压放大约10倍。
通过调节R10来调节增益，根据电源电压调节R7可调节工作点。
图7功率放大电路
3.3控制部分
这一部分由FPGA、A/D、D/A和基准源组成，如图8所示。
使用12位串行A/D芯片ADS7816和ADS7841（便于同时测量真有效值和峰值）和12位串行双D/A芯片TLV5618。
基准源采用带隙基准电压源MC1403。
图8数字部分框图
3.4稳压电源部分
电源部分输出
5V,
15V电压供给整个系统。
数字部分和模拟部分通过电感隔离。
电路原理如图9所示。
图9电源部分
第四章系统软件设计
本系统由FPGA控制部分采用反馈控制方式，通过输出电压采样来控制电压增益。
由于AD603的设定增益跟实际增益有误差，故软件上还进行了校正，软件流程如图10所示。
图10软件流程图
4.1AD0809控制部分设计
AD0809是一块模数转换的芯片,根据AD0809的时序编程控制它.再将转换后的数据送入FPGA进行处理,作相应的计算,送到液晶去显示。
程序详见附录。
4.2DA0832控制部分设计
由FPGA控制DA0832输入不同八位数据,转换成相应的电压（—0.5～0.5）来控制AD603,可调节增益范围从—20～60dB。
程序详见附录。
4.3按键控制和液晶显示模块设计
由于FPGA的资源比较丰富，按键和液晶直接接上即可。
程序详见附录。
第五章系统调试和测试
5.1测试方法
将各部分电路连接起来，先调整0dB，使输出信号幅度和输入信号幅度相等。
接上600Ω的负载电阻进行整机测试。
5.2测试结果
（1）输入阻抗电路的设计保证输入阻抗大于2.4kΩ电阻，满足题目要求。
（2）输出电压有效值测量输入加100kHz正弦波，调节电压和增益测得不失真最大输出电压有效值为9.30～9.50V，达到题目大于6V的要求。
（3）输出噪声电压测量增益调到58dB，将输入端短路时输出电压峰峰值为300mV左右。
满足输出噪声电压小于0.5V的要求。
（4）频率特性测量增益设为40dB档，输入端加10mV正弦波，由于信号源不能保证不同频段的10mV正弦波幅度稳定，因此每次测量前先调节信号源使得输入信号保持在10mV左右，再测量输出信号。
（5）增益误差测量输入端加有效值为10mV，频率为1MHz的正弦信号，保持幅度稳定，然后预设增益值测量输出信号来计算增益误差。
扩展功能中的增益步进1dB也达到了，且增益是从0～80dB可调。
0dB放大是后级功放的调零点,需事先校正，所有大于0dB的增益都以0dB为基准。
测58dB以上的增益时，以10mV输入会使输出饱和，故采用固定输出的方法：
给定增益，然后减小输入信号，使得输出信号有效值保持为7.00V，再计算增益。
高增益时，输入信号的噪声较大，实际波形有些不理想，不过有效值变化范围不大，当增益达到80dB时，输入1mV就能使输出饱和，噪声电平和信号电平差不多，只能看到噪声信号中有输入信号的轮廓，且这时输入信号电压有效值用示波器无法测量，但是输出却有和输入同频率的正弦波。
由于示波器测量电压有效值，当信号很小时误差较大，所以增益高时误差较大。
从变化趋势来看，放大80dB误差应该小于2dB，满足题目要求。
从整体来看，我们设计的放大器增益为0～80dB，步进1dB，60dB以下增益误差≤0.2dB。
（6）自动增益控制（AGC）测量将放大器切换到AGC模式，改变输入信号电压，观察输出信号并记录输出电压。
由于我们采用单片机控制增益，AGC范围和增益控制范围一致，理论上AGC控制范围为0～80dB。
设定AGC输出电压范围4.5～5.5V，把输入信号调到1MHz，把有效值从1mV起往上调，测量输出电压有效值。
调节AGC输出电压范围可以让功放输出在0.1～6.5V之间，AGC的最小间隔为0.1V。
如将输出信号限制在1.0～1.1V以内，AGC范围将达到70dB以上。
5.3误差分析
我们测量的误差主要来源是电磁干扰，由于试验场地有许多电脑和仪器使用开关电源，电磁噪声很大，而且使用的同轴电缆屏蔽效果并不好，所以测量输入端短路时的噪声电压时随输入短接方式不同而有很大的误差。
5.4测试性能总结
本设计偏重于模拟电路处理，得到了很高的增益和较小的噪声。
采用多种抗干扰措施来
处理前级放大，选用集成芯片作增益控制，利用分立元件作后级功率放大，放弃了较难买到的宽带功率运放，因而设计很灵活也很容易实现。
5.5测试仪器
3位半数字万用表：
UNI-T，深圳胜利公司；
直流稳压电源：
DF1731SC2A，江苏扬中电子仪器厂；
FPGA实验仪：
YD-FPGA，广州致远电子有限公司；
数字存储示波器；扫频仪。
我们已能得到较好的结果，后级的带宽达到了40MHz左右。
只是前级由于器件没有买到好的，选了另外一种代替，总调试的不是很理想。
后来由于不小心，在调试的过程中将芯片烧坏了，因而没写测试数据。
第六章结束语
通过艰难的调试，我们最终完成了设计。
由于这次所用的器件有一些精度不高，是替代使用的，致使调试起来比较困难。
开始时花了较长时间对硬件做了仔细的测试，不断的加以验证。
载入程序后经过多次校准，已经达到了较好的效果。
而且后级的带宽已达到了40MHz左右。
只是前级由于器件的缘故总不能调试上去。
后来不小心将芯片烧了，所以暂时没测出数据。
这使我们知道了器件的重要性，没有好的器件就不能很好的调试出结果。
如果开始能有较高精度的器件，系统应该能更稳定，误差也会更小。
参考文献
1.潘松，黄计业.EDA技术实用教程[m].北京：
科学出版社.2002.
2.谢自美主编.电子线路设计·实验.测试.武汉：
华中科技大学出版社2000年第二版.
3.赵俊超.集成电路设计VHDL教程[M].北京：
北京希望电子出版社2002年第一版.
4．曾繁泰，陈美金.VHDL程序设计.北京：
清华大学出版社2000年.
5．郑学坚，周斌.微型计算机原理及应用.北京：
清华大学出版社1995年第二版.
6.黄智伟.全国大学生电子设计竞赛训练教程【M】.北京：
电子工业出版社.2005年.
附录
******顶层程序******
libraryIEEE;
useIEEE.STD_LOGIC_1164.ALL;
useIEEE.STD_LOGIC_ARITH.ALL;
useIEEE.STD_LOGIC_UNSIGNED.ALL;
----Uncommentthefollowinglibrarydeclarationifinstantiating
----anyXilinxprimitivesinthiscode.
--libraryUNISIM;
--useUNISIM.VComponents.all;
entitytopis
port（clk,reset,key2,add,sub,eoc:
instd_logic;
addata:
instd_logic_vector（7downto0）;
lock1,start,oe,ale:
outstd_logic;
lcdda:
outstd_logic;
--lcdrw:
outstd_logic;
lcden:
outstd_logic;
data:
inoutstd_logic_vector（7downto0）;
dac1,dac2:
outstd_logic_vector（7downto0）
）;
endtop;
architectureBehavioraloftopis
componentkeyis
Port（clk,key2,reset,add,sub:
instd_logic;
voltage:
outintegerrange11000downto0;
num:
outintegerrange3downto1;
dac1,dac2:
outstd_logic_vector（7downto0）
）;
endcomponent;
componentad0809is
Port（clk,reset,eoc:
instd_logic;--clk50mhz是外部32MHZ时钟信号
d:
instd_logic_vector（7downto0）;--ADC0809的8位转换数据输出
lock1,start,oe,ale:
outstd_logic;--输出到ADC0809的控制信号
dd1,dd2,dd3,dd4,dd5:
outstd_logic_vector（3downto0））;--最终输出信号
endcomponent;
componentlcdis
generic（N:
integer:
=3000;
delay:
integer:
=10）;
Port（clk,reset:
instd_logic;
val:
inintegerrange1downto0;
d1,d2,d3,d4:
instd_logic_vector（3downto0）;
ad1,ad2,ad3,ad4,ad5:
instd_logic_vector（3downto0）;
num:
inintegerrange3downto1;
lcdda:
outstd_logic;
lcden:
outstd_logic;
data:
inoutstd_logic_vector（7downto0））;
endcomponent;
componentdbis
port（clk,reset:
instd_logic;
voltage:
inintegerrange11000downto0;
val:
outintegerrange1downto0;
d1,d2,d3,d4:
outstd_logic_vector（3downto0）
）;
endcomponent;
signalvdata1,vdat
升级会员 