数字交换网的设计课案.docx
《数字交换网的设计课案.docx》由会员分享，可在线阅读，更多相关《数字交换网的设计课案.docx（31页珍藏版）》请在冰豆网上搜索。
数字交换网的设计课案
XXXXXXXXXXXXXXX学院
毕业论文（设计）
（2013届）
题目：
系（部）：
专业班级：
姓 名：
指导老师：
2013年6月5日
XXXXXXXXXX学院XXXX系
毕业设计任务书
设计题目
数字交换网的设计
学生姓名
专业班级
联系电话
电子信箱/QQ
指导教师
教研室
联系电话
电子信箱/QQ
设计内容
和目标
内容:
TST数字交换网是由时间接线器（T型）和空间接线器（S型）组成.本次设计是围绕T接线器和S接线器的功能以及构成T-S-T交换网络的方法,利用时分交换芯片MT8980和空分交换芯片MT8816构成T-S-T交换网络，完成语音用户间的交换。
设计要求
1、符合毕业设计要求。
2、资料收集、加工、整理和正确使用工具书：
；掌握有关设计的程序、方法和技术规范。
3、设计思路清晰。
进度安排
2012年12月17日至2012年12月21日,毕业设计（论文）选题、资料收集工作；
2012年12月22日至2012年12月28日,毕业设计（论文）开题报告；
2012年12月29日至2013年1月4日,毕业设计（论文）写作（上交中期报告）；
2013年2月28日至2013年6月10日,毕业设计（论文）写作（完成设计、论文）；
2013年6月11日至2013年6月20日,毕业设计（论文）指导老师检查、修改、定稿、装订；
2013年6月21日至2013年6月30日,毕业设计（论文）答辩；
2013年7月1日至期末,毕业设计（论文）成绩评定与汇总。
教研室审核
室主任签名：
年月日
说明：
此表一式两份，指导教师和学生各留存一份
XXXXXXXXXXX学院XXXX系
毕业论文开题报告
论文题目
数字交换网的设计
学生姓名
专业班级
联系电话
电子信箱/QQ
指导教师
教研室
联系电话
电子信箱/QQ
选题背景、意义
背景：
1、随着现代通信技术的不断发展，数字交换网络在通信领域发展不断突破，提供了很多个性化的特点。
2、数字交换网络是程控交换系统中一种规模可缩放的大容量数字交换部件,目前在交换局中运行的程控数字交换系统。
意义：
数字程控交换网络中，是将不同用户和中继线的话音信号被转换成为数字信号，并被复用到不同的PCM复用线上。
利用时间（T）接线器和空间（S）接线器的不同组合以得到一定的容量要求，在交换器件允许的情况下，尽量提高PCM的复用度，从而完成多语音用户间的交换。
研究
内容
和方法
研究内容：
利用时分交换芯片MT8980和空分交换芯片MT8816构成T-S-T交换网络，完成语音用户间的交换。
研究方法：
1、采用小容量的程控数字用户交换机的交换网络单级T或多级T接线器组成。
大容量的TST、TSST、甚至级数更多的数字交换网络。
2、为了减少链路选择的复杂性，双方通话的内部时隙选择通常采用反相法个别程控数字交换机采用奇、偶时隙法安排双向信道。
计划
进度
（根据系部毕业设计实施方案，结合本选题做出合理时间安排）
2012年12月17日至2012年12月21日：
毕业论文的选题、资料收集工作；
2012年12月22日至2012年12月28日：
毕业论文开题报告；
2012年12月29日至2013年01月04日：
毕业设计论文写作；
2013年2月28日至2013年06月10日：
毕业论文的指导老师检查、修改、定稿；
2013年6月21日至2013年6月30日:
毕业论文的答辩；
2013年7月1日至期末:
毕业论文的成绩评定与汇总。
指导老师
意见
（对本选题的深度、广度及工作量的意见和对设计结果的预测）
指导教师签名:
年月日
教研室
意见
室主任签名：
年月日
说明：
此表一式两份，指导教师和学生各留存一份
毕业设计（论文）进度检查表
系专业班级学生姓名
题目
数字交换网的设计
时间
阶段工作内容
导师签名
检查日期
2012年12月17日至2012年12月21日
毕业设计（论文）选题、资料收集工作
2012年12月22日至2012年12月28日
毕业设计（论文）开题报告
2012年12月29日至2013年1月4日
毕业设计（论文）写作（上交中期报告）
2013年2月28日至2013年6月10日
毕业设计（论文）写作（完成设计、论文）
2013年6月11日至2013年6月20日
毕业设计（论文）指导老师检查、修改、定稿、装订
2013年6月21日至2013年6月30日
毕业设计（论文）答辩
2013年7月1日至期末
毕业设计（论文）成绩评定与汇总
注：
1、各阶段工作内容包括：
查阅文献、调研、文献综述、开题报告、设计方案、过程计算、上机、绘图、实验、撰写毕业设计（论文）等。
2、指导教师在检查阶段工作进度完成情况后签名，本表由指导教师保存。
XXXXXXXXXXXXXXXXXX学院XXXXX系
学生毕业设计（论文）成绩评定表
姓名
专业班级
毕业设计（论文）题目
数字交换网的设计
指导教师评价
（40%）
成绩评定为：
指导教师签名：
年月日
评阅教师评价
（40%）
成绩评定为：
评阅教师签名：
年月日
系答辩专业组评价
（20%）
成绩评定为：
组长签名：
年月日
综合
成绩
优秀
良好
合格
不合格
指导教师签名：
年月日
注：
综合成绩由指导教师根据前三项综合评定，成绩按优秀、良好、合格、不合格四级评定。
中文摘要
大型的数字交换网络普遍采用T-S-T（时分-空分-时分）三级结构，它由两个T级和一个S级组成，采用两个T级，可充分利用时分接线器成本低和无阻塞的特点，并利用S级扩大容量，使他具有成本低，阻塞率小和路由寻找简单等特点。
本设计利用时分交换芯片MT8980和空分交换芯片MT8816构成T-S-T交换网络，完成语音用户间的交换。
关键词：
MT8980；MT8816；交换网络
Abstract
LargedigitalswitchingnetworkgenerallyusedT-S-T（timedivision-air-time）tertiarystructure,whichismadeupoftwoTstageandaSlevelcomposition,USEStwoTstage,canmakefulluseoftimeswitchcostislowandthecharacteristicsofnoobstruction,andusingSleveltoexpandcapacity,sothathehaslowcost,blockingratesmallandroutingforsimplefeatures.ThisdesignusedtimeexchangechipMT8980andairexchangechipMT8816constituteaT-S-Tswitchednetwork,completevoiceexchangebetweenusers.
Keywords:
MT8980;MT8816;switchednetwork.
前言
交换的基本功能是在任意的入线和出线之间建立连接，或者说是将入线上的信息分发到出线上去。
在减缓系统中完成这一基本功能的部件就是交换网络，因此交换网络是任何交换系统的核心。
交换网络是有若干个交换单元按照一定的拓扑结构和控制方式构成的网络。
交换网络含有三大因素，即交换单元，不同交换单元之间的连接和控制方式。
拓扑结构和控制方式就可构成交换网络。
交换单元又有空间和时间之分，空间交换单元也称为空间接线器，简称为S单元或S接线器，用来实现多个输入复用线与多个输出复用线之间的空间交换，而不改变其时隙位置。
其功能是在时隙不变的情况下不同复用线上的交换，组成为交叉点矩阵（开关阵列）和控制存储器，控制方式有输入控制和输出控制。
时间交换单元也称为时间接线器，简称为T单元或T接线器，用来实现时隙交换功能。
所谓时隙交换是指入线上各个时隙的内容要按照交换连接的需要，分别在出线上的不同时隙位置输出。
T接线器主要由话音存储器和控制存储器构成。
T型接线器和S型接线器是程控交换技术中最基本的交换单元电路。
单独的T接线器和S接线器，只适用于容量较小的交换机，而对于大容量的交换机通常选用空分交换芯片和时分交换芯片构成T-S-T交换网络，完成多语音用户间的交换。
T-S-T交换网络是在电路交换系统中经常使用的一种交换网络，它是三级交换网络，两侧为T接线器，中间一级为S接线器，S级的出入线数决定于两侧T接线器的数量。
第1级T接线器负责输入母线的时隙交换。
S接线器负责母线之间的空间交换。
第2级T接线器负责输出母线的时隙交换。
本次课程设计利用时分交换芯片MT8980及空分交换芯片MT8816来完成T-S-T交换网络的设计。
第1章TST网络及其组成
1.1时间接线器及其原理
时间接线器简称T接线器，其作用是完成一条时分复用线上的时隙交换功能。
T接线器主要由话音存储器（SM）和控制存储器（CM）组成如图1.1所示，话音存储器用来暂存话音数字编码信息，每个话路为8bit。
SM的容量即SM的存储单元数等于时分复用线上的时隙数。
控制存储器用来存放SM的地址码（单元号码），CM的容量通常等于SM的容量，每个单元所存储SM的地址码是由处理机控制写入。
图1.1T接线器
1.工作方式是针对SM而言（CM总是输出控制）。
2.话音存储器的位数总按8bit计算。
3.话音存储器的容量等于输入母线上每帧的时隙数。
4.控制存储器的容量等于话音存储器的容量，控制存储器每个单元的比特数决定于话音存储器的容量。
1.2空间接线器及其原理
空间接线器简称S接线器，其作用是完成不同时分复用线之间在同一时隙的交换功能，即完成各复用线之间空间交换功能。
在S接线器中，CM对电子交叉点的控制方式有两种：
输入控制和输出控制。
图1.2中S接线器采用输入控制方式，S接线器完成了把话音信息b从入线PCM1上的TS1交换到出线PCM2上；同时完成了把话音信息a从入线PCM2上的TS3交换到出线PCM1上。
图1.2S接线器
1.3TST数字交换网络
程控数字交换机，可采用小容量的程控数字用户交换机的交换网络采用单级T或多级T接线器组成。
大容量的TST、TSST、甚至级数更多的数字交换网络。
T-S-T交换网络是在电路交换系统中经常使用的一种交换网络，它是三级交换网络，两侧为T接线器，中间一级为S接线器，S级的出入线数决定于两侧T接线器的数量。
第1级T接线器负责输入母线的时隙交换。
S接线器负责母线之间的空间交换。
第2级T接线器负责输出母线的时隙交换。
以T型或S型时分接线器为基础，组成两级或两级以上的交换网称作数字交换网络。
由于T型接线器可进行时隙交换，所以它可以独立工作。
而S型接线器不能进行时隙交换，所以不能独立工作。
TST交换网络交换原理图如1.3所示:
图1.3TST交换网络原理图
假定PCM0上的TS16与PCM15上的TS40进行交换，即两个时隙代表A、B两个用户通过TST交换网络建立连接，构成双方通话。
由于数字交换采用四线制交换，因此建立去话（A→B）和来话（B→A）两个方向的通话路由。
交换过程如下：
（1）A→B方向，即发话是PCM0上的TS16，受话是PCM15上的TS40。
PCM0上的TS16把用户A的话音信息顺序写入输入T接线器的话音存储器的16单元，交换机控制设备为此次接续寻找—空闲内部时隙，现假设找到的空闲内部时隙为TS8，处理机控制话音存储器16单元的话音信息在TS8读出，则TS16的话音信息交换到了TS8，这样输入T接线器就完成了TS16→TS8的时隙交换。
S接线器在TS8将入线PCM1和出线PCM15接通，使入线PCM1上的TS8交换到出线PCM15上。
输出T接线器在控制存储器的控制下，将内部时隙TS8中话音信息写入其话音存储器的40单元,输出时在TS40时刻顺序读出，这样输出T接线器就完成了TS8→TS40的时隙交换。
（2）B→A方向，即发话是PCM15上的TS40，受话是PCM0上的TS16。
PCM15上的TS40把用户B的话音信息顺序写入输入T接线器的话音存储器的40单元，交换机控制设备为此次接续寻找一空闲内部时隙，现假设找到的空闲内部时隙为TS136处理机控制话音存储器40单元的话音信息在TS136读出，则TS40的话音信息交换到了TS136，这样输入T接线器就完成了TS40→TS136的时隙交换。
S接线器在TS136将入线PCM7和出线PCM0接通，使入线PCM8上的TS136交换到出线PCM1上。
输出T接线器在控制存储器的控制下，将内部时隙TS136中话音信息写入其话音存储器的16单元,输出时在TS16时刻顺序读出，这样输出T接线器就完成了TS136→TS16的时隙交换。
为了减少链路选择的复杂性，双方通话的内部时隙选择通常采用反相法。
所谓反相法就是如果A→B方向选用了内部时隙x，则B→A方向选用的内部时隙号由下式决定：
x+n/2式中n为PCM复用线上一帧的时隙数，也就是说将一条时分复用线的上半帧作为去话时隙，下半帧作为来话时隙，使来去话两个信道的内部时隙数相差半帧。
例如在图1-3中，A→B方向选用内部时隙TS8，x=8，则B→A方向选用的内部时隙为8+256/2=136，即TS136。
此外，个别程控数字交换机采用奇、偶时隙法安排双向信道。
第2章芯片介绍
2.1时分交换芯片MT8980
2.1.1．基本特性
该器件是8线×32信道数字交换电路。
它内部包含串-并变换器，数据存储器、帧计数器、控制接口电路、接续存储器、控制寄存器、输出复用电路及并-串变换器等功能单元。
输入和输出均连接8条PCM基群（30／32路）数据线，在控制信号作用下，可实现240／256路数字话音或数据的无阻塞数字交换。
电路的基本特性为：
（1）输入信通容量为8线×32路。
输出信道容量为8线×32路。
（2）信道数据率64kb／s。
提供256路无阻塞数字交换。
具有微处理器控制接口。
（3）电源+5V。
2.1.2MT8980引脚图及其管脚说明
图2.1MT8980引脚图
:
时钟输入，频率为4.096MHz，串行码流由此时钟的下降沿定位。
:
帧同步脉冲输入，它作为2.048Mb／s码流的同步信号，低电平使内部计数器在
下次负跳变时复位。
：
片选信号输入，低电平有效。
DS：
微处理器接口时数据输入选通信号，高电平有效。
VDD：
正电源。
VSS：
负电源，通常为地。
R／
：
微处理器接口时读、写控制信号，若输入高电平，为读出；若输入低电平，则为写入。
：
数据应答信号输出（开漏输出），它为微处理器接口时数据证实信号，若此端下拉至低电平，电路处理完数据，通常
经909Ω（W／4）接+5V。
ODE：
输出驱动允许。
若该输入保持高电平，则STO0～STO7输出驱动器正常工作；若为低电平，则STO0～STO7呈高阻。
但是如果利用软件控制方式，即使ODE为高电平，也可以置STO0～STO7进入高阻态。
CBO：
控制总线输出。
每帧由256比特组成，每码元为接续存储器高位256个存储单元第1位的值。
第0码流相应的码元先输出。
A0～A5：
微处理器接口时地址信号输入。
D0～D7：
微处理器接口时双向数据输入／输出（三态）。
STI0～STI7:
8路串行输入的PCM基群（32信道）码流,速率为2.048Mb／s。
STO0～ST07：
8路三态串行输出的PCM基群码流，速率为2.048Mb／s。
2.1.3MT8980工作原理
MT8980由串-并变换器、数据存储器、帧计数器、控制寄存器、控制接口单元、接续存储器、输出复用器与并-串变换器等部分构成,如图2.2所示
图2.2.MT8980D功能框图
串行PCM数据流以2.048Mb／s速率（共32个64kb／s，8比特数字时隙）分八路由STI0～STI7输入，经串-并变换，根据码流号和信道（时隙）号依次存入256×8比特数据存储器的相应单元内。
控制寄存器通过控制接口，接受来自微处理器的指令，并将此指令写到接续存储器。
这样，数据存储器中各信道的数据按照接续存储器的内容（即接续命令），以某种顺序从中读出，再经复用、缓存、并-串变换，变为时隙交换后的八路2.048Mb／s串行码流，从而达到数字交换的目的。
接受存储器的容量为256×11位，分为高3位和低8位两部分，前者决定本输出时隙的状态；后者决定本输出时隙所对应的输入时隙。
另外，由于输出多路开关的作用，电路还可以工作于消息模式（messagemode），以使接续存储器低8位的内容作为数据直接输出到相应时隙中去。
接续存储器的容量为256×11位，分为高3位和低8位两部分，前者决定
本输出时隙的状态；后者决定本输出时隙所对应的输入时隙。
另外，由于输出多路开关的作用，电路还可以工作于消息模式（messagemode），以使接续存储器低8位的内容作为数据直接输出到相应时隙中去。
微处理器对电路的控制主要体现在对内部存储器的读写操作，控制格式为：
1.地址线（A5～A0）
若A5＝0，选择控制寄存器，所有操作均针对控制寄存器。
若A5＝1，则由A4～A0选择输出码流的信道号（时隙号），如下面寻址表所
表1.寻址表
A5
A4
A3
A2
A1
A0
地址
寻址位置
0
X
X
X
X
X
00-1F
控制寄存器
1
0
0
0
0
0
20
时隙0
1
0
0
0
0
1
21
时隙1
…
…
…
…
…
…
…
…
1
1
1
1
1
1
3F
时隙31
2.控制寄存器格式
图2.3控制寄存器格式
b7：
分离方式选择位。
当b7＝1时，无论b3、b4是什么状态，所有读操作均读自数据存储器；所有写操作均写至接续存储器低8位。
b6：
输出方式选择位。
当b6＝1，ODE＝1时为消息方式；当b6＝0为交换方式。
b5：
不用。
b4、b3：
存储器选择位：
00：
测试芯片时用，通常不能设成此状态。
01：
选择数据存储器。
10：
选择接续存储器低8位。
11：
选择接续存储器高8位。
b2～b0：
码流地址位，决定所选下一操作的输出码流号。
3.接续存储器高3位格式：
图2.4接续存储器高3位格式
b7～b3：
不用。
若读操作时，均置为0。
b2：
当b2＝1时，工作于消息方式，接续存储器低8位内容被作为数据送至输出码流中；当b2＝0时，工作于交换方式，即接续存储器低8位的内容作为数据存储器的地址，将输入信道数据读到交换所要求的输出码流的相应时隙中。
b1：
外部控制位。
其内容将在下帧从CBO端输出。
b0：
输出允许位。
当ODE＝1时，且控制寄存器b6＝0，若此位为1，则数据输出到相应码流和时隙中；若为0，则输出时隙呈高阻
3.接续存储器高3位格式
图2.6接续存储器低8位格式
其中：
b7～b5：
码流地址位。
这3位的二进制数确定输入码流号，如若b7b6b5＝100，则接续存储器选中STI4存入的数据存储地址。
b4～b0：
信道地址位。
这5位确定b7～b5所选中码流的信道（时隙）号。
但接b2＝1时，便转入消息方式，b7～b0的内容会被直接送至相应输出码流中。
MT8980共有8条2.048Mb/s速率的PCM串行输入码流，每个码流中共有32个8比特数字时隙（信道），输入的各信道数据经串并转换后存入该信道对应的数据存储器中（片内有256个8比特的数据存储器）。
MT8980共有8条2.048Mb/s速率的PCM串行输出码流，每个码流中共有32个8比特数字时隙（信道），每个输出信道（时隙）都有一个11位的接续存储器和它对应。
2.2空分交换芯片MT8816
2.2.1空分交换芯片MT8816基本特性
该芯片是8×16模拟开关阵列，它内含7~128线地址译码器，控制锁存器和8×16交叉点开关阵列，其电路的基本特性为：
1、8×16模拟开关阵列功能
2、导通电阻（VDD=12V）45Ω
3、导通电阻偏差（VDD=12V）5Ω
4、模拟信号最大幅度12VPP
5、开关带宽45MHZ
6、非线性失真0.01%
7、电源4.5～13.2V
8、工艺CMOS
（1）mt8816功能图如图2.7所示
图2.7空分交换网络芯片MT8816功能图
（2）MT8816地址译码表如下所示：
表2.1MT8816地址译码真值表
（
（3）MT8816交换矩阵示意图如图2.8所示
图2.8MT8816交换矩阵示意图
2.2.2引脚图及其管脚说明
图2.3空分芯片MT8816管脚图
COL0～COL7列输入\输出，开关阵列8路列输入或输出。
ROW0～ROW15行输入\输出，开关阵列16路列输入或输出
ACOL0～ACOL2列地址码输入，对开关阵列进行列寻址。
AROW0～AROW3行地址码输入，对开关阵列进行行寻址。
ST选通脉冲输入，高电平有效，使地址码与数据得以控制相开关
的通、断。
在ST上升沿前，地址必须进入稳定态，在ST下降
沿处，数据也应该是稳定的。
DI数据输入，若DI为高电平，不管CS处于什么电平，均将
全部开关置于截止状态。
RESET复位信号输入，若为高电平，不管CS处于什么电平，均将
全部开关置于截止状态。
CS片选信号输入，高电平有效。
VDD正电源，电压范围为4.5～13.2V。
VEE负电源，通常接地。
VSS数字地。
2.2.3MT8816工作原理
MT8816是一片8×16模拟交换矩阵CMOS大规模集成电路芯片，如图16-3所示，图中有8条COL线（COL0—COL7）和16条ROW线（ROW0～ROW15），形成一个模拟交换矩阵。
它们可以通过任意一个交叉点接通。
芯片有保持电路，因此可以保持任一交叉接点处于接通状态，直至来复位信号为止。
CPU可以通过地址线ACOL2～ACOL0和数据线AROW3～AROW0进行控制和选择需要接通的交叉点号。
ACOL2～ACOL0管COL7～COL0中的一条线。
ACOL2～ACOL0编成二进制码，经过译码以后就可以接通交叉点相应的COLi；AROW3～AROW0管ROW15～ROW0中的一条。
AROW3～AROW0编成二进制码，经过译码以后就可以接通交叉点相应的ROWi。
例如要接通L1和J0之间的交叉点。
这时一方面向ACOL0～ACOL2送001，另一方向面向AROW3～AROW0送00
升级会员 