简易数字频率计.docx
《简易数字频率计.docx》由会员分享，可在线阅读，更多相关《简易数字频率计.docx（18页珍藏版）》请在冰豆网上搜索。
简易数字频率计
郑州轻工业学院
课程设计任务书
题目简易数字频率计
专业电信10-02班学号541001030209姓名付哲豪
主要内容、基本要求、主要参考资料等：
主要内容
1．阅读相关科技文献。
2．学习protel软件的使用。
3．学会整理和总结设计文档报告。
4．学习如何查找器件手册及相关参数。
技术要求
1.要求测量频率范围1Hz－100KHz，量程分为4档，即×1、×10、×100、×1000。
2.要求被测量信号可以是正弦波、三角波和方波。
3.要求测试结果用数码管表示出来，显示方式为4位十进制。
主要参考资料
1．何小艇，电子系统设计，浙江大学出版社，2001年6月
2．姚福安，电子电路设计与实践，山东科学技术出版社，2001年10月
3．王澄非，电路与数字逻辑设计实践，东南大学出版社，1999年10月
4．李银华，电子线路设计指导，北京航空航天大学出版社，2005年6月
5．康华光，电子技术基础，高教出版社，2003
完成期限：
2010年7月2日
指导教师签章：
专业负责人签章：
2010年6月25日
简易数字频率计
摘要
在电子技术中，频率是最基本的参数之一，并且与许多电参量的测量方案、测量结果都有十分密切的关系，因此频率的测量就显得更为重要。
数字频率计是用数字显示被测信号频率的仪器，被测信号可以是正弦波、方波或其它周期性变化的信号。
如配以适当的传感器，可以对多种物理量进行测试，比如机械振动的频率、转速、声音的频率以及产品的计件等等。
因此，数字频率计是一种应用很广泛的仪器。
本次课程设计任务就是设计一个简易的数字频率计，测量给定信号的频率，并用十进制数字显示。
数字频率计主要由放大整形电路、主控电路、计数器电路、锁存器、数码管、时基电路、译码显示电路几部分组成。
关键词：
数字频率计/计数器/锁存器/时基电路/数码管
目录
课程设计任务书I
摘要II
1.设计要求1
1.1整体功能要求1
1.1.1系统结构要求1
2.设计原理1
3.设计方案3
3.1系统框图3
3.2系统各单元电路设计3
3.2.1时基电路设计3
3.2.2整形电路4
3.2.3逻辑控制电路4
3.2.4锁存单元5
3.2.5实现不同档位电路6
3.2.6计数电路7
3.2.7显示电路8
4.系统总原理图9
5总结10
附录12
附录112
附录212
附录3....13
附录414
附录515
1.设计要求
1.1整体功能要求
该数字频率计要求测量不同档位的频率，并且能够测量规定频率内的正弦波、方波、三角波信号。
最后用数码管显示，显示方式为4位十进制。
1.1.1系统结构要求
数字频率计的整体结构要求如图所示。
图中被测信号为外部信号，送入测量电路进行处理、测量，档位转换用于选择测试的项目------频率。
图1-1数字频率计整体方案结构方框图
2.设计原理
数字频率计是直接用十进制数字来显示被测信号频率的一种测量装置。
它不仅可以测量正弦波、方波、三角波的频率，而且还可以测量它们的周期。
所谓频率，就是周期性信号在单位时间（1s）内变化的次数．若在一定时间间隔T内测得这个周期性信号的重复变化次数为N，则其频率可表示为fx=N/T。
数字频率计测频率时的原理框图如图
（2）所示。
可见数字频率计主要由放大整形电路、闸门电路、计数器电路、锁存器、时基电路、逻辑控制电路、译码显示电路几部分组成。
图2-1总体结构图
从原理图可知，被测信号Vx经放大整形电路变成计数器所要求的脉冲信号Ⅰ，其频率与被测信号的频率fx相同。
时基电路提供标准时间基准信号Ⅱ，具有固定宽度T的方波时基信号II作为闸门的一个输入端，控制闸门的开放时间，被测信号I从闸门另一端输入，被测信号频率为fx,闸门宽度T，若在闸门时间内计数器计得的脉冲个数为N，则被测信号频率fx=N/THz。
可见，闸门时间T决定量程,通过闸门时基选择开关选择,选择T大一些,测量准确度就高一些,T小一些,则测量准确度就低.根据被测频率选择闸门时间来控制量程.在整个电路中,时基电路是关键,闸门信号脉冲宽度是否精确直接决定了测量结果是否精确.逻辑控制电路的作用有两个：
一是产生锁存脉冲Ⅳ，使显示器上的数字稳定；二是产生清“0”脉冲Ⅴ，使计数器每次测量从零开始计数。
3.设计方案
3.1系统框图
图3-1系统框图
由于输入的信号可以是正弦波、三角波和方波，而后面的闸门或计数电路要求被测信号为矩形波，所以需要设计一个整形电路则在测量的时候，首先通过整形电路将正弦波或者三角波转化成矩形波。
被测信号经整形后变为脉冲信号（矩形波），送入闸门电路，等待时基信号的到来。
时基信号由555定时器构成一个较稳定的多谐振荡器，产生一个标准的时基信号，作为闸门开通的基准时间。
被测信号通过闸门，作为计数器的时钟信号，计数器即开始记录时钟的个数，这样就达到了测量频率的目的。
3.2系统各单元电路设计
3.2.1时基电路设计
555定时器主要是与电阻、电容构成充放电电路，并由两个比较器来检测电容器上的电压，以确定输出电平的高低和放电开关管的通断。
这就很方便地构成从微秒到数十分钟的延时电路，可方便地构成单稳态触发器，多谐振荡器，施密特触发器等脉冲产生或波形变换电路。
本设计方案中使用的是555定时器构成的多谐振荡器。
图3-2555定时器构成的多谐振荡器
接通电源后，电容C被充电，当Vc上升到2Vcc/3时，使Vo为低电平，同时放电三极管导通，此时电容C通过R2和T放电，Vc下降。
当Vc下降到Vcc/3时，Vo翻转为高电平。
电容器C放电所需时间为t（pL）=R2*C*ln2,约等于0.7*R2*C。
当放电结束时，T截止，Vcc将通过R1、R2向电容器充电，Vc由Vcc/3上升到2倍的Vcc/3所需的时间为t（pH）=0.7*（R1+R2）*C。
当Vc上升到2倍的Vcc/3时，电路又翻转为低电平。
如此周而复始，于是，在电路的输出端就得到一个周期性的矩形波。
其振荡频率为f=1.43/[（R1+2R2）*c]。
由于555定时器内部的比较器灵敏度较高，而且采用差分电路形式，用555定时器构成的多谐振荡器的振荡频率受电源电压和温度变化的影响很小。
3.2.2整形电路
图3-3整形电路
整形电路是将待测信号整形变成计数器所要求的脉冲信号。
电路形式采用由555所构成的施密特触发器。
当输入被测波形后，经过整形电路后，输出可以被计数器计数的矩形波。
从而达到整形目的，其图示如图3-3。
3.2.3逻辑控制电路
在时基信号结束时产生的负跳变用来产生锁存信号，锁存信号的负跳变又用来产生清“0”信号。
脉冲信号和清零信号可由单稳态触发器产生，它们的脉冲宽度由电路的时间常数决定。
标准时间脉冲结束时所产生的负跳变触发单稳态触发器，使之产生正脉冲，它的正跳变作为锁存器的锁存时钟脉冲，使锁存器的输出等于此时计数器的值。
单稳态触发器输出的脉冲经过两个非门的延时，用来对计数器清零，从而完成了一次的测量。
如此反复，周而复始，实现频率的测量。
图3-4逻辑控制电路
3.2.4锁存单元
锁存器是一种对脉冲电平敏感的存储单元电路，具有记忆功能。
它们可以在特定输入脉冲电平作用下改变状态。
锁存器的作用是将计数器在闸门时间结束时所计得的数进行锁存，使显示器上能稳定地显示此时计数器的值．闸门时间结束时，逻辑控制电路发出锁存信号Ⅳ，将此时计数器的值送译码显示器。
当时钟脉冲CP的正跳变来到时，锁存器的输出等于输入，即Q=D。
将计数器所得到的输出值输入到锁存器中，锁存器具有记忆功能，可以保持计数器得到的脉冲个数。
正脉冲结束后，无论D为何值，输出端Q的状态仍保持原来的状态Qn不变．所以在计数期间内，计数器的输出不会送到译码显示器。
锁存器一边接头连接的是译码器，一边接头接的是计数器
图3-5锁存单元电路
3.2.5实现不同档位电路
图3-6实现不同档位电路
通过手动开关来调节555的管脚1和2之间的电容大小，可确定Tw的宽度。
通过确定Tw不同的宽度，从而达到换档的目的，来调节输出频率的大小（注Tw=0.7*（R1+R2）*c，从而实现不同档位的频率测量。
当Tw等于1S、0.1S、0.01S和0.001S时，可求出C分别为0.1uF、0.01F、0.001F、100uF。
3.2.6计数电路
电路中的计数电路应用了四片74LS160十进制计数器。
74LS160的计数是同步的，靠CP同时加在四个触发器上而实现的。
当CEP、CET均为高电平时，在CP上升沿用下Q0－Q3同时变化，从而消除了异步计数器中出现的计数尖峰。
对于54/74160，只有当CP为高电平时，CEP、CET才允许由高至低电平的跳变，而54/74LS160的CEP、CET跳变与CP无关。
160的清除端是异步的。
当清除端/MR为低电平时，不管时钟端CP状态如何，即可完成清除功能。
图3-7部分计数器
3.2.7显示电路
用74LS48译码器的输出端接数码管，进行显示。
图3-8部分显示电路
4.系统总原理图
图4-1总原理图
5总结
在将近一个星期的课程设计时间里，我学会了很多东西，从查找相关资料建立项目的流程图，再到确立方案画图总结，这其中每一步都需要认真、严谨，即使整体框架已经设计好了，但是某一处出现了错误都有可能导致整个电路的设计错误，从而不能将原先的设计变成一个事实，虽然我设计的这个项目最后并不是非常完美，但是很大一部分都是通过自己的学习和构思完成的，其中也有和小组成员一块谈论的成果，完成这个毕业设计之后，我深刻的认识到理论与实践的辨证关系，虽然对课本上的基础知识有了初步的掌握，可是却不能随心所欲的使用所学，为我所有，课程设计将理论与实践更贴切了，也让我的逻辑思维得到了提高，使我认识到处理任何事情都必须仔细分析，严格推理。
此外，在画电路图时候，我用到了AltiumDesigner，它是一种国际通用的做电路图的方法，应用非常广泛，是必须掌握的一门课程，本次毕业设计使我对它的应用有了更熟练的掌握和运用。
通过这次课程设计，对我的专业的学习都进了一步。
也从中了解到自己知识的欠缺，大学的课堂是丰富多彩的，同时也是单一而又深入的，我们不仅要学习专业基础、专业技能，更要学习如何去学习和更高效的学习，只有好学、会学、严于学才能学到真正的知识，我们将要进入大三了，课程紧张任务繁重，这次课程设计无疑也更我们一个警示，只有更好的掌握基础知识才能将所有的知识都能串起来，也只有将所有知识串起来了才会精而广，才能做到真正的经世致用。
参考文献
[1]何小艇，电子系统设计，浙江大学出版社，2001年6月
[2]姚福安，电子电路设计与实践，山东科学技术出版社，2001年10月
[3]王澄非，电路与数字逻辑设计实践，东南大学出版社，1999年10月
[4]李银华，电子线路设计指导，北京航空航天大学出版社，2005年6月
[5]康华光，电子技术基础，高教出版社，2003年
附录
附录1
555定时器功能表
表1
输入
输出
X
Ｘ
０
导通
VCC<（2/3）
VCC<（1/3）
１
截止
VCC>（2/3）
VCC>（1/3）
0
导通
VCC<（2/3）
VCC<（1/3）
不变
不变
附录2
74LS273
74LS273是8位数据/地址锁存器，它是一种带清除功能的8D触发器
图1管脚图及功能表
附录3
74LS48的外引脚排列图和功能表如图
74LS48功能
表2
十进制
输入
输出
D
C
B
A
a
b
c
d
e
f
g
0
1
1
0
0
0
0
1
1
1
1
1
1
1
0
1
1
X
0
0
0
1
1
0
1
1
0
0
0
0
2
1
X
0
0
1
0
1
1
1
0
1
1
0
1
3
1
X
0
0
1
1
1
1
1
1
1
0
0
1
4
1
X
0
1
0
0
1
0
1
1
0
0
1
1
5
1
X
0
1
0
1
1
1
0
1
1
0
1
1
6
1
X
0
1
1
0
1
0
0
1
1
1
1
1
7
1
X
0
1
1
1
1
1
1
1
0
0
0
0
8
1
X
1
0
0
0
1
1
1
1
1
1
1
1
9
1
X
1
0
0
1
1
1
1
1
0
0
1
1
10
1
X
1
0
1
0
1
0
0
0
1
1
0
1
11
1
X
1
0
1
1
1
0
0
1
1
0
0
1
12
1
X
1
1
0
0
1
0
1
0
0
0
1
1
13
1
X
1
1
0
1
1
1
0
0
1
0
1
1
14
1
X
1
1
1
0
1
0
0
0
1
1
1
1
15
1
X
1
1
1
1
1
0
0
0
0
0
0
0
消影灭
X
X
X
X
X
X
0
0
0
0
0
0
0
0
零输入
1
0
0
0
0
0
0
0
0
0
0
0
0
灯测试
0
X
X
X
X
X
1
1
1
1
1
1
1
1
图2外引脚排列
由表可知，74LS48具有以下特点：
1、消影（也叫灭灯）。
只要
接叠低电平，则无论其他各输入端为何状态，所有各端输入a~g均为低电平，显示器整体不亮。
2、当要求输入数字0~15时，消影输入应为高电平。
如果不要灭十进制数0，则灭0输入
必须接高电平。
3、测试功能。
当灯测试输入
接低电平，并且
保持高电平时a~g各端输入各位高电平，显示器显示数字“8”。
利用这一点常可用来检查显示器的好坏。
附录4
74LS160
引出端符号：
TC进位输出端
CEP计数控制端
Q0－Q3输出端
CET计数控制端
CP时钟输入端（上升沿有效）
/MR异步清除输入端（低电平有效）
/PE同步并行置入控制端（低电平有效）
图3
表3
SR
PE
CET
CEP
工作模式
L
X
X
X
清零
H
L
X
X
置数
H
H
H
H
计数
H
H
L
X
保持（不变）
H
H
X
L
保持（不变）
附录5
原件清单
表4
元件序号
型号
主要参数
数量
备注
L1\L2\L3\L4
7SEG-DIGTIAL
4
显示管
U1\U2\U3\U4
74LS48
4
译码器
U5\U6
74LS273
2
锁存器
U7\U8\U9\U10
74LS160
4
计数器
U11\U12\U13
555
3
施密特触发器
U14\U15
74LS04
2
非门
U16
CD4011BCN
1
与非门
R1\R2\R3
RES
9.1k\5.1k\1M
3
电阻
C1\C2\C3
CAP
0.01uF
3
电容
C4\C5\C6\C7
CAP
100uF\0.001F\0.01F\0.1F
4
升级会员 