交通控制器设计毕业设计论文.docx

交通控制器设计毕业设计论文.docx

《交通控制器设计毕业设计论文.docx》由会员分享，可在线阅读，更多相关《交通控制器设计毕业设计论文.docx（20页珍藏版）》请在冰豆网上搜索。

交通控制器设计毕业设计论文

交通控制器设计引言在日新月异的21世纪里，家用电子产品得到了迅速发展。

许多家电设备都趋于人性化、智能化，这些电器设备大部分都含有CPU控制器或者是单片机。

单片机以其高可靠性、高性价比、低电压、低功耗等一系列优点，近几年得到迅猛发展和大范围推广，广泛应用于工业控制系统、通讯设备、日常消费类产品和玩具等。

并且已经深入到工业生产的各个环节以及人民生活的各个方面，如车间流水线控制、自动化系统等、智能型家用电器（冰箱、空调、彩电）等。

用单片机来控制的小型家电产品具有便携实用，操作简单的特点。

本文设计的交通控制器设计属于小型智能自动化控制系统。

利用单片机进行控制，实时时钟芯片进行记时，外加掉电存储电路和显示电路，可实现数码的显示和声音报警。

交通控制器既可广泛应用于铁路与公路的交叉口,也可应用于安排不了人手看管的交叉路口。

因而，此设计具有相当重要的现实意义和实用价值。

2系统概述

本设计以AT89S52单片机为核心，构成单片机控制电路，结合LM386芯片，显示15秒倒计时，并进行报警，同时完成对它们的自动调整和掉电保护，全部信息用数码管显示。

软件控制程序实现所有的功能。

整机电路使用+5V稳压电源，可稳定工作。

系统框图如图2-1所示，其软硬件设计简单，时间记录准确，可广泛应用于长时间连续显示的系统中。

图2-1系统框图

3方案选择

由于电子万年历的种类比较多，因此方案选择在设计中是至关重要的。

正确地选择方案可以减小开发难度，缩短开发周期，降低成本，更快地将产品推向市场。

3.1方案1——基于AT89S52单片机的交通控制器的设计

不使用时钟芯片，而直接用AT89S52单片机来实现电子万年历设计。

AT89S52是一种带8K字节闪烁可编程可擦除只读存储器的低电压，高性能CMOS8位微处理器，俗称单片机。

单片机的可擦除只读存储器可以反复擦写1000余次。

由于将多功能8位CPU和闪烁存储器组合在单个芯片中，ATMEL的AT89S52是一种高效微控制器，为很多嵌入式控制系统提供了一种灵活性高且价廉的方案。

用单片机来实现交通控制器设计，无须外接其他芯片，充分利用了单片机的资源。

但是精度不够高，误差较大，掉电后丢失所有数据，软件编程较复杂。

3.2方案2——基于与非门数字电子的交通控制器设计

用电子元器件来搭交通控制器设计，电路较复杂，接点较多，运行不稳定。

4系统硬件电路的设计

按照系统设计功能的要求，初步确定设计系统由主控模块、时钟模块、存储模块、键盘接口模块、显示模块和闹铃模块共6个模块组成，电路系统构成框图如图4-1所示。

主控芯片使用52系列AT89S52单片机，时钟芯片使用美国DALLAS公司推出的一种高性能、低功耗、带RAM的实时时钟芯片DS1302，存储模块采用美国ATMEL公司生产的低功耗CMOS串行EEPRO存M储芯片AT24C02。

DS1302作为主要计时芯片，可以做到计时准确。

更重要的是，DS1302可以在很小电流的后备（2.5～5.5V电源，在2.5V时耗电小于300nA）下继续计时，并可编程选择多种充电电流来对后备电源进行慢速充电，可以保证后备电源基本不耗电。

图4-1交通控制器设计系统构成框图

4.1系统核心部分——闪电存储型器件AT89S52

4.1.1AT89S52具有下列主要性能[5]：

·8KB可改编程序Flash存储器（可经受1000次的写入/擦除周期）

·全静态工作：

0Hz～24MHz·三级程序存储器保密

·128×8字节内部RAM

·32条可编程I/O线

·2个16位定时器/计数器

·6个中断源

·可编程串行通道

·片内时钟振荡器

4.1.2AT89S52的引脚及功能AT89S52单片机的管脚说明如图4-2所示。

图4-2AT89S52的管脚

（1）主要电源引脚

1VCC电源端

2GND接地端

（2）外接晶体引脚XTAL1和XTAL2

1XTAL1接外部晶体的一个引脚。

在单片机内部，它是构成片内振荡器的反相放大器的输入端。

当采用外部振荡器时，该引脚接收振荡器的信号，既把此信号直接接到内部时钟发生器的输入端。

2XTAL2接外部晶体的另一个引脚。

在单片机内部，它是上述振荡器的反相放大器的输出端。

采用外部振荡器时，此引脚应悬浮不连接。

（3）控制或与其它电源复用引脚RST、ALE//PROG、/PSEN和/EA/VPP

①RST复位输入端。

当振荡器运行时，在该引脚上出现两个机器周期的高电平将使单片机复位。

②ALE//PROG当访问外部存储器时，ALE（地址锁存允许）的输出用于锁存地址的低位字节。

即使不访问外部存储器，ALE端仍以不变的频率（此频率为振荡器频率的1/6）周期性地出现正脉冲信号。

因此，它可用作对外输出的时钟，或用于定时目的。

然而要注意的是：

每当访问外部数据存储器时，将跳过一个ALE脉冲。

在对Flash存储器编程期间，该引脚还用于输入编程脉冲（/PROG）。

3/PSEN程序存储允许（/PSEN）输出是外部程序存储器的读选通信号。

当AT89S52/LV52由外部程序存储器取指令（或常数）时，每个机器周期两次/PSEN有效（既输出2个脉冲）。

但在此期间内，每当访问外部数据存储器时，这两次有效的/PSEN信号将不出现。

4/EA/VPP外部访问允许端。

要使CPU只访问外部程序存储器（地址为0000H～FFFFH），则/EA端必须保持低电平（接到GND端）。

当/EA端保持高电平（接VSS端）时，CPU则执行内部程序存储器中的程序。

（4）输入/输出引脚P0.0～P0.7、P1.0～P1.7、P2.0～P2.7和P3.0～P3.7①P0端口（P0.0～P0.7）P0是一个8位漏极开路型双向I/O端口。

作为输出口用时，每位能以吸收电流的方式驱动8个TTL输入，对端口写1时，又可作高阻抗输入端用。

②P1端口（P1.0～P1.7）P1是一个带有内部上拉电阻的8位双向I/O端口。

P1的输出缓冲器可驱动（吸收或输出电流方式）4个TTL输入。

对端口写1时，通过内部的上拉电阻把端口拉到高电位，这时可用作输入口。

作输入口时，因为有内部的上拉电阻，那些被外部信号拉低的引脚会输出一个电流。

3P2端口（P2.0～P2.7）P2是一个带有内部上拉电阻的8位双向I/O端口。

P2的输出缓冲器可驱动（吸收或输出电流方式）4个TTL输入。

对端口写1时，通过内部的上拉电阻把端口拉到高电位，这时可用作输入口。

P2作输入口使用时，因为有内部的上拉电阻，那些被外部信号拉低的引脚会输出一个电流。

4P3端口（P3.0～P3.7）P3口管脚是8个带内部上拉电阻的双向I/O口，可接收输出4个TTL门电流。

当P3口写入“1”后，它们被内部上拉为高电平，并用作输入。

作为输入，由于外部下拉为低电平，P3口将输出电流，这是由于上拉的缘故。

P3口也可作为AT89S52的一些特殊功能，这些特殊功能见表4-1[7]。

表4-1P3端口的特殊功能

端口引脚

兼用功能

P3.0

RXD

（串行输入口）

P3.1

TXD

（串行输出口）

P3.2

/INT0

（外部中断0）

P3.3

/INT1

（外部中断1）

P3.4

T0

（定时器0的外部输入）

P3.5

T1

（定时器1的外部输入）

P3.6

/WR

（外部数据存储器写选通）

P3.7

/RD

（外部数据存储器读选通）

4.2LM386电路

4.2.1LM386是美国国家半导体公司生产的音频功率放大器,主要应用于低电压消费类产品。

为使外围元件最少,电压增益内置为20。

但在1脚和8脚之间增加一只外接电阻和电容,便可将电压增益调为任意值,直至200。

输入端以地位参考,同时输出端被自动偏置到电源电压的一半,在6V电源电压下,它的静态功耗仅为24mW使,得LM386

特别适用于电池供电的场合。

LM386的封装形式有塑封8引线双列直插式和贴片式

图4-3LM386管脚图

二、特性（Features）:

静态功耗低,约为4mA,可用于电池供电。

工作电压范围宽,4-12Vor5-18V。

外围元件少。

电压增益可调,20-200。

低失真度。

LM386电源电压4--12V，音频功率0.5w。

LM386音响功放是由NSC制造的，它的电源电压范围非常宽，最高可使用到15V，消耗静态电流为4mA，当电源电压为12V时，在8欧姆的负载情况下，可提供几百mW的功率。

它的典型输入阻抗为

50K。

4.3报警电路

4.4

当数码管显示“关”时，闹铃不起作用；当闹铃显示“开”时，设定闹铃时间，闹铃时间只可设定时和分，当前时间不断与设定的闹铃时间比较，不相等时不产生任何现象，一旦相等，P3.5输出一个高电平使三极管导通，从而使蜂鸣器工作，闹铃起作用。

闹铃电路如图4-12所示。

图4-12报警电路

晶振特性

如图10所示，AT89S52单片机有一个用于构成内部振荡器的反相放大器，XTAL1和

XTAL2分别是放大器的输入、输出端。

石英晶体和陶瓷谐振器都可以用来一起构成自激振荡器。

从外部时钟源驱动器件的话，XTAL2可以不接，而从XTAL1接入，如图12所示。

由于外部时钟信号经过二分频触发后作为外部时钟电路输入的，所以对外部

时钟信号的占空比没有其它要求，最长低电平持续时间和最少高电平持续时间等还是要符合要求的。

图11内部振荡电路连接图图12外部振荡电路连接图

石英晶振C1,C2=30PF±10PF

陶瓷谐振器C1,C2=40PF±10PF

图10

图11内部振荡电路连接图

图12外部振荡电路连接图

空闲模式

在空闲工作模式下，CPU处于睡眠状态，而所有片上外部设备保持激活状态。

这种状

态可以通过软件产生。

在这种状态下，片上RAM和特殊功能寄存器的内容保持不变。

空闲模式可以被任一个中断或硬件复位终止。

由硬件复位终止空闲模式只需两个机器周期有效复位信号，在这种情况下，片上硬件禁

止访问内部RAM，而可以访问端口引脚。

空闲模式被硬件复位终止后，为了防止预

想不到的写端口，激活空闲模式的那一条指令的下一条指令不应该是写端口或外部存储器。

掉电模式

在掉电模式下，晶振停止工作，激活掉电模式的指令是最后一条执行指令。

片上RAM

AT89S52

18

和特殊功能寄存器保持原值，直到掉电模式终止。

掉电模式可以通过硬件复位和外部中

断退出。

复位重新定义了SFR的值，但不改变片上RAM的值。

在VCC未恢复到正常工作电压时，硬件复位不能无效，并且应保持足够长的时间以使晶振重新工作和初始化。

表6空闲模式和掉电模式下的外部引脚状态