PCB迹线的阻抗控制技术.docx
《PCB迹线的阻抗控制技术.docx》由会员分享，可在线阅读，更多相关《PCB迹线的阻抗控制技术.docx（29页珍藏版）》请在冰豆网上搜索。
PCB迹线的阻抗控制技术
PCB迹线的阻抗控制技术
随着通信科技的不断提升，必然对PCB的要求也有了相应的提高，传统意义上PCB已受到严峻的挑战，以往PCB的最高要求open&short从目前来看已变成PCB的最基本要求，取而代之的是一些为保证客户设计意图的体现而在PCB上所体现的性能的要求，如阻抗控制等。
在过去几年之中，控制阻抗的PCB迹线已经开始从纯粹的专家应用转变为更加普及的应用,到目前为止有“阻抗”控制的PCB已广泛的应用于:
SDH、GSM、CDMA、PC、大功率无绳电话、手机等，同时也为国防科技提供了相当数量的PCB。
一、PCB迹线的阻抗控制简介
二、传输线特性阻抗
三、实现阻抗控制的传输线配置方式
四、传输线阻抗计算中的有关问题
五、传输线阻抗控制典型应用总结
一PCB迹线的阻抗控制简介
PCB上的阻抗控制
电信和计算机设备操作的速度和切换速率正在不断增长。
尽管在低频情况下，这是一个可以忽略的物理规律，但现在却需要严肃考虑了。
现代PCB上处理器时钟速度和组件切换速度的提高意味着组件间的互连路径（例如PCB迹线:
PCBtrace）不能再视为简单的导线。
实际应用中快速切换速度或高频（即数字边际速度超过1ns或者模拟频率大于300MHz）的PCB迹线必须视为传输线--其电子特性必须由PCB设计厂商来控制的信号线。
就是说，为了稳定和可预测的高速运行，PCB迹线和PCB绝缘物的电子特性必须得到控制。
PCB迹线的关键参数之一就是其特性阻抗（即波沿信号传输线路传送时电压与电流的比值）。
这是一个有关迹线物理尺寸（例如迹线的宽度和厚度）和PCB底板材质的绝缘物厚度的函数。
PCB迹线的阻抗由其电感和电容电抗决定。
实际情况中，PCB传输线路通常由一个导线迹线、一个或者多个参考层和绝缘材质组成。
传输线路，即迹线和板材构成了控制阻抗。
PCB通常采用多层结构，并且控制阻抗也可以采用多层方式来构建。
但是，无论使用什么方式，阻抗值都将由其物理结构和绝缘材料的电子特性决定:
信号迹线的宽度和厚度
迹线两侧的内核和预填充材质的高度
迹线和层的配置
内核和预填充材质的绝缘常数
阻抗匹配
组件自身可以显示特性阻抗，因此必须选择PCB迹线阻抗来匹配使用中的所有逻辑系列的特性阻抗（对于CMOS和TTL，特性阻抗的范围是80到110欧姆）。
为了最好地将信号从源传送到负载，迹线阻抗必须匹配发送设备的输出阻抗和接收设备的输入阻抗。
如果连接两个设备的的PCB迹线的阻抗不匹配设备的特性阻抗，在负载设备可以进入新的逻辑状态之前将会发生多次反射。
结果将可能导致高速数字系统中的切换时间或随机错误增加。
为此线路设计工程师和PCB设计厂商必须仔细指定迹线阻抗值及其误差。
所以阻抗控制技术在高速PCB设计中显得尤其重要。
阻抗控制技术包括两个含义:
?
阻抗控制的PCB信号线是指沿高速PCB信号线各处阻抗连续，也就是说同一个网络上阻抗
阻抗控制的PCB板是指PCB板上所有网络的阻抗都控制在一是一个常数。
?
定的范围以
并联阻抗为:
传输线可等效为:
Z1N=Z1=Z2=Z3=Z0
电路简化为:
V2
即
因为l是微分段，极小，l项和l2项可忽略。
当频率足够高时（f?
100KHZ），ω=2πf，其值很大，ωl、ωc很大，R、G可忽略，L为单位长度线的固有电感，C为单位长度线的固有电容，此时
当频率很低时（f?
1KHZ），W=2
πf很小，可以忽略，此时
Z0就是传输线的特性阻抗。
Z0描述了传输线的特性阻抗，但这是在无损耗条件下描述的，电阻上热损耗和介质损耗都被忽略了的，也就是直流电压变化和漏电引起的电压波形畸变都未考虑在内。
实际应用中，必须具体分析。
传输线分类
当今的快速切换速度或高速时钟速率的PCB迹线必须被视为传输线。
传输线可分为单端（非平衡式）传输线和差分（平衡式）传输线，而单端应用较多。
单端传输线路
下图为典型的单端（通常称为非平衡式）传输线电路。
单端传输线是连接两个设备的最为常见的方法。
在上图中，一条导线连接了一个设备的源和另一个设备的负载，参考（接地）层提供了信号回路。
信号跃变时，电流回路中的电流也是变化的，它将产生地线回路的电压降，构成地线回路噪声，这也成为系统中其他单端传输线接收器的噪声源，从而降低系统噪声容限。
这是一个非平衡线路的示例，信号线路和返回线路在几何尺寸上不同
高频情况下单端传输线的特性阻抗（也就是通常所说的单端阻抗）为:
其中:
L为单位长度传输线的固有电感，C为单位长度传输线的固有电容。
单端传输线特性阻抗与传输线尺寸、介质层厚度、介电常数的关系如下:
与迹线到参考平面的距离（介质层厚度）成正比
与迹线的线宽成反比
与迹线的高度成反比
与介电常数的平方根成反比
单端传输线特性阻抗的范围通常情况下为25Ω至120Ω，几个较常用的值是28Ω、33Ω、50Ω、52.5Ω、58Ω、65Ω、75Ω。
差分传输线路
下图为典型的差分（通常称为平衡式）传输线电路。
差分传输线适用于对噪声隔离和改善时钟频率要求较高的情况。
在差分模式中，传输线路是成对布放的，两条线路上传输的信号电压、电流值相等，但相位（极性）相反。
由于信号在一对迹线中进行传输，在其中一条迹线上出现的任何电子噪声与另一条迹线上出现的电子噪声完全相同（并非反向），两条线路之间生成的场将相互抵消，因此与单端非平衡式传输线相比，只产生极小的地线回路噪声，并且减少了外部噪声的问题。
这是一个平衡线路的示例--信号线和回路线的几何尺寸相同。
平衡式传输线不会对其他线路产生噪声，同时也不易受系统其他线路产生的噪声的干扰。
差分模式传输线的特性阻抗（也就是通常所说的差分阻抗）指的是差分传输线中两条导线之间的阻抗，它与差分传输线中每条导线对地的特性阻抗是有区别的，主要表现为:
间距很远的差分对信号，其特性阻抗是单个信号线对地特性阻抗的两倍。
间距较近的差分对信号，其特性阻抗比单个信号线对地特性阻抗的两倍小。
别的因素保持不变时，差分对信号之间的间距越小其特性阻抗越低（差分阻抗与差
份线队之间的间距成反比）。
差分传输线特性阻抗通常情况下为100Ω，有时也用到75Ω。
考虑到多层PCB板生产时PCB迹线可分布于表面或者内层，这两种情况下PCB迹线的参考平面有所不同，所以又可将PCB迹线分为微波传输带（Microstripe）和带状线（Stripeline）传输线路。
微波传输带传输线路是由一条安装在可导接地层的低损耗绝缘体上的控制宽度的可导迹线构成的。
该绝缘体通常使用强化玻璃环氧树脂制造，例如G10、FR-4或PTFE，用于超高频应用。
带状线传输线路通常包括夹在两个参考层和绝缘材质之间的导线迹线。
传输线路和层构成了控制阻抗。
带状线与微波传输带的不同之处在于它嵌入到两个参考层之间的绝缘材质中，带状线阻抗参考两个平面，阻抗迹线在内层，而微波传输带只有一个参考平面，阻抗迹线在PCB板的外层（表层）。
PCB迹线的阻抗将由其感应和电容性电感、电阻和电导系数确定，这些因子将是迹线物理尺寸（例如迹线的宽度和厚度）和PCB底板材质的绝缘常数和绝缘厚度的函数，因此也可以说，PCB板迹线的阻抗值由信号迹线的物理尺寸（宽度和厚度）、线路板绝缘常数、绝缘介质厚度、信号迹线与层的配置决定。
三实现阻抗控制的传输线配置方式
控制阻抗PCB通常使用微波传输带或带状线传输线路，以单端（未平衡）或差分（已平衡）配置的方式生产。
单端配置
以下为几种常见单端微波传输带和带状线传输带的配置:
注意以下各图中的信号迹线横截面通常为梯形，而宽度W是指最接近上表面的迹线宽度，W1是指最接近下表面的迹线宽度。
表面微波传输带
最简单的配置表面（或曝置）微波传输带如下图所示。
其中包括一条信号线，顶部和侧边都曝置于空气中，位于绝缘常数为Er的线路板的表面之上，以电源或接地层为参考。
表面微波传输带可以通过蚀刻双面PCB材质来实施。
注意在表面微波传输带上，信号导线曝置于空气之中，因此有效的绝缘常数将介于空气绝缘常数和底板绝缘介质介电常数Er之间。
这一点对于信号传播电压也有影响。
传播电压随Er的增加而减少（从空气中的光速开始减少），因此表面微波传输带提供了最高的传播电压。
但相应于此的是，表面微波传输带的辐射要
比嵌入配置类型的高。
嵌入式微波传输带
嵌入式或预埋式微波传输带与表面微波传输带类似，但是其信号线是嵌入到绝缘体中的，位于距离参考层H1的地方。
对比同等的表面微波传输带构造，潜入信号线能降低20%的阻抗。
覆膜微波传输带
覆膜微波传输带与表面微波传输带类似，但其信号线是由焊接屏蔽覆盖住的。
焊接屏蔽的覆膜可以将阻抗降低几个欧姆，具体情取决于焊接屏蔽的类型和厚度。
对称带状线
在对称带状线配置中（下图）
，信号线是夹在两个参考层之间居中的位置。
用普通的制
造流程通常很难实现这种配置。
偏移带状线
在偏移/不对称带状线的配置下，迹线夹在两个参考层之间，但是距离上下两层的距离是不同的。
还有一种特殊情况的就是第二个镜像迹线可能置于距离上接地层H1的地方。
这一结构称为双路带状线。
此情况下，两条信号导线夹在相邻层次的两个参考板
层之间。
这两个信号层将采用直交布线，以便将相互干扰降至最低，即信号层为直角相交，以便尽量减少交叉区域。
该结构随后将作为两个独立的偏移带状线。
双路带状线结构下图所示。
差分配置:
以下为几种常见差分模式的微波传输带和带状线传输带配置:
边缘耦合的表面微波传输带
在这个构造中，迹线之间的间距决定了耦合系数以及差分阻抗。
刻蚀系数、镀层厚度和底切使得该构造易于制造，但因额外的层要求另外加工，因此需要较大的容错度。
边缘耦合覆膜微波传输带
与表面微波传输带情况一样，这个构造易于制造，增加焊接屏蔽覆膜的额外工作会导致阻抗偏差。
边缘耦合嵌入式微波传输带
内部层的简化加工使得边缘耦合嵌入式微波传输带结构易于制造，能比同等的表面迹线结构得到更一致的控制阻抗结果。
边缘耦合对称带状线
尽管难于维护信号线迹在相同的中央位置，但边缘耦合带状线却是可能的最简单差分构造。
中间位置的任何偏移都将降低阻抗。
边缘耦合偏移带状线
与单端偏移带状构造情况一样，这个结构与双路结构都由镜向边缘耦合差分对组成，在距离上参考层的H1处。
较低的差分对采用直角布线方法以减少层与层之间的耦合与干扰。
宽边耦合带状线
这个表面看似简单的构造实际上是最难制造产生一致的阻抗结果的一种。
虽然内部层的处理有最低限度，器最普通的结构仍是将两条迹线互相重叠以获得最大的耦合。
内部层的重合失调、细微的偏移以及蚀刻的差异加起来，使得要达到一致的结果更加困难，尤其当迹线为细线时。
请注意在宽边耦合带状线中，迹线的轮廓是不规则四边形，宽度W指的是最接近表面的迹线宽度，W1指的是最接近中线的迹线宽度。
共面线路
大多数微波传输带和带状传输线路结构都可制造成共面版本。
与微波传输线路相比，共面结构表现出较少的离散效果。
共面线路将临近控制阻抗迹线的接地导体集成在迹线相同的层上。
表面共面带状线
共面线路构造可能带有控制阻抗迹线下的接地层，也可能没有。
表面共面带状线（带接地）:
这一结构是单边线路板上控制阻抗迹线的一个例子，通常用于用户应用。
差分表面共面带状线
四传输线阻抗计算中的有关问题
结合目前我公司PCB板加工厂家的工艺能力，在用polar公司阻抗计算器
CITS25计算PCB板上迹线特性阻抗时，对影响PCB板迹线控制阻抗的几个相
关参数分述如下:
1、铜层厚度
铜层厚度代表了PCB迹线的高度T。
OZ/OZ*表示其数值为不包括铜箔厚
度的芯板厚度）0.13*1/10.21*1/10.25*1/10.36*1/10.51*1/1
0.71*1/10.80*1/1
1.01/11.21/11.60.5/0.51.61/11.62/22.01/12.0
2/22.41/13.01/13.21/1
常用半固化片:
（mm/mil）7628:
0.175/6.92116:
0.11/4.31080:
0.066/2.6
实际计算厚度时注意半固化片随着两面线路结构不同而有所不同:
（mil）
其中GND层包括铜面积占80%以上的线路层。
、介电常数如果介质在HOZ和1OZ铜箔之间，其厚度按HOZ情况计算。
5
的值是线路板材质的绝缘常数（介电常数），它对于线路的特性阻抗值而言是一
个重要的组成部分。
设计厂商因此有时会指定迹线阻抗值并依赖于线路板制造商来控制流程，以使迹线阻抗满足设计厂商指定的技术规范。
迹线的控制阻抗与板材介电常数的平房根成反比。
通过板材供应商提供的板材阻抗范围为4.2~5.2，而POLAR公司建议单端采用4.2
而差分若两线间距小会有所影响则建议采用4.7。
根据一年多来各阻抗实验及生产板，我公司选用4.2进行计算能符合要求。
由于介电常数与板材型号和信号频率有相关性，请设计人员能充分考虑该影响。
如:
高频板材有介电常数2.5等。
五传输线阻抗控制典型应用总结
在PCB设计中考虑阻抗控制是一个比较复杂的事情，有多方面的因素要同时考虑，如PCB叠层结构、电磁屏蔽、信号完整性、电源完整性、PCB加工能力等。
大家都知道，以上各个因素都是相互关联的，采取一定措施达到其中一个目的的同时可能就引入了另一方面的问题，但我们应当围绕我们的设计任务，记住我们要实现的主要功能，需要考虑哪些关键因素，这样才能找到一个符合我们要求的PCB设计方案。
对于四层板来说，常用的PCB厚度有1.5mm、1.6mm和2mm（以上厚度均有?
10,的公差），最常用的信号叠层顺序为Sig/Gnd/Power/Sig，以下为几种情况下四层板阻抗控制的方案:
1、板厚1.5mm（采用1.235/35的芯板，其余两个介质层为2116）。
18μmL1L1/L4层单端信号阻抗控制为
0.11mm
L235μm50Ω时线宽可为7~8mil
1.2mm35Ω时线宽可为13~15mil
注:
这种配置模式很难实现65Ω和75Ω的单端控制阻抗（迹线太细，PCB加工厂家达不到这样的工艺要求）。
L3
35μm0.11mm
L4
18μm
L1/L4层差分信号（阻抗控制为100Ω）的线宽/间距可以为5/5、5/6、6/7、6/8、
10/6、6/9（mil/mil）L1/L4层差分信号（阻抗控制为75Ω）的线宽/间距可以为10/7、11/9、11/10、10/11（mil/mil）?
计算单端阻抗和差分阻抗的界面分别如下图一和图二:
图一:
表面微带传输线单端阻抗计算界面
图二:
表面微带传输线差分阻抗计算界面
L1和L2层、L3和L4层之间的介质层用2116，模式为Copper/Gnd（HOZ），所以厚度H=4.6mil，介电常数为4.5，外层铜厚为1OZ（1.9mil）。
实际板厚:
0.01+0.048+0.12+1.2+0.12+0.048+0.01=1.556mm。
?
注1:
此处差分信号表示方式线宽/间距中的间距指的是两条差分线L235μm75Ω时线宽可为6~7mil;
1.0mm65Ω时线宽可为9~10mil;
50Ω时线宽可为15~17mil;L3
35μm0.21mm
注:
这种配置较难实现小的L418μm控制阻抗。
L1/L4层差分信号（阻抗控制为100Ω）的线宽/间距可以为8/5、9/6、10/7、10/8、11/9（mil/mil）
L1/L4层差分信号（阻抗控制为75Ω）的线宽/间距可以为18/6、18/7、19/7、19/8、20/8、20/9、20/10（mil/mil）
计算单端和差分阻抗的界面同上图一和图二。
L1和L2层、L3和L4层之间的介质层用2116×2，模式为Copper/Gnd（HOZ），所以厚度H=4.6×2=9.2mil，介电常数为4.5，外层铜厚为1OZ（1.9mil）。
实际板厚:
0.01+0.048+0.23+1.0+0.23+0.048+0.01=1.576mm。
3、板厚1.6mm（采用1.235/35的芯板，其余两层介质用2116+1080）。
18μmL1
0.16mmL1/L4层单端信号阻抗控制为L235μm
1.2mm75Ω时线宽可为5~6mil;
65Ω时线宽可为8mil;L335μm50Ω时线宽可为10~11mil;0.16mm
35Ω时线宽可为23~25mil;L418μm
L1/L4层差分信号（阻抗控制为100Ω）的线宽/间距可以为6/4、7/5、8/6、9/7、9/8（mil/mil）L1/L4层差分信号（阻抗控制为75Ω）的线宽/间距可以为16/7、17/8、17/9、18/10、18/11、18/12、18/13（mil/mil）
计算单端和差分阻抗的界面同上图一和图二。
L1和L2层、L3和L4层之间的介质用2116+1080，模式为Copper/Gnd（HOZ），所以厚度H=4.6+2.8=7.4mil，介电常数为4.3，外层铜厚为1OZ（1.9mil）。
实际板厚:
0.01+0.048+0.19+1.2+0.19+0.048+0.01=1.696mm。
4、板厚1.6mm（采用1.035/35的芯板，L1和L2层、L3和L4层之间的介质用7628+2116）。
18μmL1
L1/L4层单端信号阻抗控制0.26mmL235μm75Ω时线宽可为7.5mil;
1.0mm65Ω时线宽可为10~11mil;
50Ω时线宽可为17~19mil;L3
35μm0.26mmL418μm
L1/L4层差分信号（阻抗控制为100Ω）的线宽/间距可以为7/4、8/5、9/6、10/7、11/8、12/9（mil/mil）
L1/L4层差分信号（阻抗控制为75Ω）的线宽/间距可以17/5、18/5、18/6、19/6、20/7（mil/mil）计算单端和差分阻抗的界面同上图一和图二。
L1和L2层、L3和L4层之间的介质用7628+2116，模式为Copper/Gnd（HOZ），所以厚度H=7.3+2.8=10.1mil，介电常数为4.4，外层铜厚为1OZ（1.9mil）。
实际板厚:
0.01+0.048+0.26+1.0+0.26+0.048+0.01=1.636mm。
5、板厚2.0mm（采用1.835/35的芯板，L1和L2层、L3和L4层之间的介质用2116）18μmL1L1/L4层单端信号阻抗控制
0.11mm
50Ω时线宽可为7~8mil;L235μm35Ω时线宽可为13~15mil;1.8mmL3
35μm注:
这种配置模式很难实现65Ω和75Ω
0.11mm的单端控制阻抗（迹线太细，PCB加工
厂家达不到这样的工艺要求）。
L418μm
L1/L4层差分信号（阻抗控制为100Ω）的线宽/间距可以为5/5、5/6、6/7、6/8、6/9、7/14、7/15、7/16、7/17、7/17、7/18、7/19（mil/mil）
L1/L4层差分信号（阻抗控制为75Ω）的线宽/间距可以为10/7、10/6、11/9、11/10、10/11（mil/mil）
计算单端和差分阻抗的界面同上图一和图二。
L1和L2层、L3和L4层之间的介质2116，模式为Copper/Gnd（HOZ），所以厚度H=4.6mil，介电常数为4.5，外层铜厚为1OZ（1.9mil）。
实际厚度:
0.01+0.048+0.12+1.8+0.12+0.048+0.01=2.156mm。
6、板厚2.0mm（采用1.635/35的芯板，L1和L2层、L3和L4层之间的介质用1080+2116）18μmL1L1/L4层单端信号阻抗控制
0.16mm
75Ω时线宽可为5~6mil;L235μm65Ω时线宽可为8mil;1.6mm
50Ω时线宽可为10~11mil;L335μm35Ω时线宽可为23~25mil;
0.16mm
L418μm
L1/L4层差分信号（阻抗控制为100Ω）的线宽/间距可以为6/4、7/5、8/6、9/7、9/8（mil/mil）L1/L4层差分信号（阻抗控制为75Ω）的线宽/间距可以为16/7、17/8、17/9、18/10、18/11、18/12、18/13（mil/mil）
计算单端和差分阻抗的界面同上图一和图二。
L1和L2层、L3和L4层之间的介质用1080+2116，模式为Copper/Gnd（HOZ），所以厚度H=4.6+2.4=7.4mil，介电常数为4.3，外层铜厚为1OZ（1.9mil）。
实际厚度:
0.01+0.048+0.19+0.16+0.19+0.048+0.01=2.096mm。
7、板厚2.0mm（采用1.235/35的芯板，L1和L2层、L3和L4层之间的介质用7628x2）18μmL1
L1/L4层单端信号阻抗控制0.36mmL235μm75Ω时线宽可为11mil;
1.2mm65Ω时线宽可为14~16mil;
50Ω时线宽可为22mil;L3
35μm0.36mmL418μm
L1/L4层差分信号（阻抗控制为100Ω）的线宽/间距可以为11/6、12/7、13/8、14/8、14/9（mil/mil）
L1/L4层差分信号（阻抗控制为75Ω）的线宽/间距可以为20/5、21/5、22/6（mil/mil）
计算单端和差分阻抗的界面同上图一和图二。
，模式为Copper/Gnd（HOZ），所L1和L2层、L3和L4层之间的介质用7628×2
以厚度H=7.3×2=14.6mil，介电常数为4.6，外层铜厚为1OZ（1.9mil）。
实际板厚:
0.01+0.048+0.37+1.2+0.37+0.048+0.01=2.056mm。
8、板厚2.0mm（采用1.035/35的芯板，L1和L2、L3和L4之间的介质用7628x2+2116）18μmL1
L1/L4层单端信号阻抗控制0.46mmL235μm75Ω时线宽可为15~16mil;
1.0mm65Ω时线宽可为20~21mil;
L335μm0.46mmL418μm
L1/L4层差分信号（阻抗控制为100Ω）的线宽/间距可以为10/5、11/5、12/6、12/6、
15/8、16/8（mil/mil）14/7、
这种叠层配置很难实现差分控制阻抗为75Ω的差分信号。
计算单端和差分阻抗的界面同上图一和图二。
L1和L2层、L3和L4层之间的介质用2116+7628×2，模式为Copper/Gnd（HOZ），所以厚度H=4.6+7.3×2=19.2mil，介电常数为4.5，外层铜厚为1OZ（1.9mil）。
实际板厚:
0.01+0.048+0.49+1.0+0.49+0.048+0.01=2.096mm。
当四层板的
升级会员 