微机原理论文之竞赛抢答器.docx

资源描述

微机原理论文之竞赛抢答器.docx

《微机原理论文之竞赛抢答器.docx》由会员分享，可在线阅读，更多相关《微机原理论文之竞赛抢答器.docx（25页珍藏版）》请在冰豆网上搜索。

微机原理论文之竞赛抢答器.docx

微机原理论文之竞赛抢答器

摘要..............................................1

课程设计题目......................................2

硬件的介绍和控制方式的选择........................3

数码管显示.......................................10

硬件连接电路图....................................11

程序流程图........................................17

设计总结..........................................18

结束语............................................19

致谢..............................................20

参考文献...................................................................................21

附录............................................................................................22

1.1源程序

1.2cpp

摘要

在现代科技的迅速发展的前提下，生活和生产中都要求尽可能的实现自动化控制，自动化控制不仅为我们的生活和生产过程带来了许多的方便，同时也显示了一个国家的科技发展水平。

在我们日常生产生活以及学习中，对一些娱乐竞赛的活动需求日趋增加，而在绝大部分的娱乐比赛当中，如果在抢答中，靠视觉是很难判断出哪组先答题。

因此比赛中如何判断出第一个举手或抢答的人成为许多学者研究的课题。

为了保证比赛的准确性、公正性、直观性，通常比赛会设置竞赛抢答器。

本此微机原理课程设计课题是利用微机原理及接口技术，设计出一个竞赛抢答器系统，该抢答系统具有8个人的抢答控制按钮（本课题中使用开关作为按钮），选手通过按钮来进行抢答。

本设计主要是以8086为核心，通过加上必要的支持芯片，比如时钟电路、地址锁存器、收发器、8255,8253等，构成一台完整微机系统。

通过8255A与外部键盘相连，工作方式为定时扫描，利用定时器产生中断、CPU响应中断后对键盘进行扫描，或软件定时扫描，并在有键按下时转入键功能处理程序。

中断优先级管理器8259A在本系统中用来管理选手按键中断信息。

可编程定时器／计数器8253用来设定扬声器的发声频率和发声时间。

LED显示器用来连接到8255A的B口，用来显示选手号。

抢答器对采样获得的各路抢答信号进行分柝,能够识别超前违规信号、有效抢答信号,并对它们进行处理。

使每一次抢答过程都有效。

并且能够清楚的判断抢答后的回答时间是否超时，操作方便，功能齐全。

整个课程设计不仅让学生在课堂上学到的纯理论知识学以致用，而且还充分锻炼了学生的分析问题解决问题的能力，开拓创新的精神，严谨了学生的思维，提高了学生的综合素质，为以后的更加独立自主的学习打下了一个良好的基础。

课程设计题目竞赛抢答器

设计目的和要求

目的：

通过课程设计培养同学们的系统设计能力，使同学们达到以下能力训练：

（1）调查研究、分析问题的能力；

（2）使用设计手册、技术规范的能力；

（3）查阅中外文献的能力；

（4）制定设计方案的能力；

（5）计算机应用的能力；

（6）设计计算和绘图的能力；

（7）技术经济指标的分析能力；

（8）语言文字表达的能力。

要求：

（1）了解微机化竞赛抢答器的基本原理

（2）进一步学习使用并行接口

一、设计内容及步骤

1、设计内容

图1为竞赛抢答器的原理图，逻辑开关K0—K7代表竞赛抢答按钮0—7号，当某个逻辑开关置1时，相应某组抢答按钮按下。

在七段数码管上将其组号（0—7）显示出来，并使PC喇叭响一下。

图1

2.步骤

2.1总体设计框图

因为这次的任务是设计一个6路竞赛抢答器，所以必须要用到数码显示、中断控制、计时以及分频等功能，所以初步分析之后，需要8255、8259、8253等芯片。

经过进一步的分析，实验的关键是准确判断出最先抢答者的信号并锁存，而同时不理睬其他抢答者的信号。

为此，可将6个抢答按钮信号通过一个6位并行输入口接至微机中。

当主持人启动抢答过程后，微机通过该并行输入口循环对6路抢答信号进行采样。

当采样到那一组的抢答信号已经发出，则立即停止采样，并记录下该组的组号。

每路抢答按钮电路可以参考图2.1进行设计。

图2.1抢答按钮电路

由图可知,当6组均未按下抢答按钮时,送入到并行接口的6位抢答状态都是0,而当微机采样到这6位数据不为0时,则表示有一组获得了抢答机会,然后通过逐位查询个位状态,即可判断出哪一组抢答成功,最后利用并行输出接口将抢答成功的组号现实出来.在实验中,可以仅用一位7段数码管来显示抢答选手的组号。

为了对抢答后的回答时间进行计时控制,可以利用一个可编程定时计时器，先置计数初值，再计时，当计时时间到后，由并行接口输出一个响铃信号提示抢答选手的回答时间已到。

扬声器鸣叫，由于设计要求扬声器鸣叫的声音频率不同，所以必须还有一个计数器进行分频工作。

由于本系统要求对犯规的组亮红灯警告，主持人按下启动键后需要绿灯显示，以及抢答成功后需要亮黄灯，所以要设置一个LED显示电路例如，在主持人按下启动按键之前，如果有抢答钮被按下，则该抢答选手犯规，可以通过并行接口输出一个信号使该组的红色发光二级管点亮以示该组选手犯规。

综上所述，本实验的硬件电路设计如图2.2。

图2.2硬件结构示意图

整个系统原理示意图

2.2硬件总体设计

1）系统方案

该抢答器所要器件：

中断优先级管理器8259A、可编程并行接口芯片8255、可编程定时器／计数器8253，三个一样的驱动器，黄、红、绿三个发光二极管，十三个电阻，一个6输入与非门，一个非门，一个扬声器，一个LED显示器，8个按键。

2）内存单元编址

①中断优先级管理器8259A的端口地址为20H、21H

②可编程并行接口接口芯片8255A的端口地址为80H、81H、82H、83H

③可编程定时器／计数器8253

（1）的端口地址为40H、41H、42H、43H；8253

（2）的端口地址为60H、61、62、63。

3）键盘、扬声器及显示功能的定义

8个按键中，一个开始键一个复位键，另外6个用做6位选手的抢答按键。

扬声器用与黄、红、绿三个发光二极管配合使用，黄灯亮扬声器鸣叫表示抢答成功，红灯亮扬声报警表示抢答违规报警，绿灯亮扬声器不鸣则表示主持人已按下开始键。

LED显示器显示的内容与选手号对应，抢答成功或违规都要显示。

题目分析

根据题目中的要求，需要设计一个8路抢答器，当有人按下抢答器按钮时，表示有人抢答。

并且在按钮按下的同时还要让蜂鸣器响一下，在七段数码管上还要显示相应的组号。

在本次任务中用到的器件：

（1）8255A接口芯片：

用来实现数据的输入及输出显示

（2）74LS244锁存器：

用来锁存数据

（3）七段数码管：

用来显示抢答的组号

（4）按键开关：

用于各个小组进行抢答

（5）导线若干，pc机

在确定硬件元件后，我们组对如何用软件实现相应的功能进行了讨论，讨论得出了两种实现方案，即用软件查询法和查表法。

一开始我们用的是查询法，后来老师也建议我们使用查表程序效率更高一些。

后来我们查阅了相关的资料，决定采纳老师的建议使用查表法进行软件实现功能，因为后来我们了解到用查表法会让

程序的运行效率较高些，而且也容易编程实现控制。

存储单元的分配、标志位的含义

①定义一个TAB变量用来存储1~9的字形码信息，如下表

LED的管脚

对应的字形

对应存放在内存

单元的字形码

dp、g、f、e、d、c、b、a

00000110

01011011

01001111

01100110

01101101

01111100

00000111

01111111

01101111

06H

5BH

4FH

66H

6DH

7CH

07H

7FH

6FH

②定义一个BZ变量作为标志位，用来选手抢答是否违规，BZ=0FFH时表示主持人已经按下开始键选手可以抢答，BZ=00H表示主持人未按下开始按键，选手不可以抢答

8255的基本介绍和控制方式的选择

Intel8086/8088系列的可编程外设接口电路（ProgrammablePeripheralInterface）简称PPI，型号为8255（改进型为8255A及8255A-5），具有24条输入/输出引脚、可编程的通用并行输入/输出接口电路。

它是一片使用单一+5V电源的40脚双列直插式大规模集成电路。

8255A的通用性强，使用灵活，通过它CPU可直接与外设相连接。

8255A在使用前要写入一个方式控制字，选择A、B、C三个端口各自的工作方式，共有三种：

方式0：

基本的输入输出方式，即无须联络就可以直接进行的I/O方式。

其中A、B、C口的高四位或低四位可分别设置成输入或输出。

方式1：

选通I/O,此时接口和外围设备需联络信号进行协调，只有A口和B口可以工作在方式1，此时C口的某些线被规定为A口或B口与外围设备的联络信号，余下的线只有基本的I/O功能，即只工作在方式0。

方式2：

双向I/O方式，只有A口可以工作在这种方式，该I/O线即可输入又可输出，此时C口有5条线被规定为A口和外围设备的双向联络线，C口剩下的三条线可作为B口方式1的联络线，也可以和B口一起方式0的I/O线。

8255A是一个并行输入、输出器件，具有24个可编程设置的I/O口，包括3组8位的I/O为PA口、PB口、PC口，又可分为2组12位的I/O口：

A组包括A口及C口高4位，B组包括B口及C组的低4位。

D7：

标志位

D6-D5：

端口A方式选择（0~2）

D4：

端口A输入输出选择

D3：

端口C高4位输入输出选择

D2：

端口B方式选择（0~1）

D1：

端口B输入输出选择

D0：

端口C低4位输入输出选择

使用8255A前必须根据CPU类型进行数据线连接，如果使用8088CPU则需将8位数据线与8255A数据线连接，如果是8086CPU则需将8255A数据线与CPU数据线的低8位连接，进行操作时必须使用偶地址。

因为本课题不需要中断，只是单独PC口的输入和PA口的输出，故选择PA口的方式0并定义为输出，PC口定义为输入模式。

PB端口未使用设为默认输出状态。

所以控制字为10001001B=89H。

在此设其地址为80H~83H，则其初始化程序为：

MOVAL,89H;设置控制字

MOVDX,83H;设置地址

OUTDX,AL;输出

数码管显示

数码管按段数分为七段数码管和八段数码管，八段数码管比七段数码管多一个发光二极管单元（多一个小数点显示）；按能显示多少个“8”可分为1位、2位、4位等等数码管；　　

按发光二极管单元连接方式分为共阳极数码管和共阴极数码管。

共阳数码管是指将所有发光二极管的阳极接到一起形成公共阳极（COM）的数码管。

共阳数码管在应用时应将公共极COM接到+5V，当某一字段发光二极管的阴极为低电平时，相应字段就点亮。

当某一字段的阴极为高电平时，相应字段就不亮。

共阴数码管是指将所有发光二极管的阴极接到一起形成公共阴极（COM）的数码管。

共阴数码管在应用时应将公共极COM接到地线GND上，当某一字段发光二极管的阳极为高电平时，相应字段就点亮。

当某一字段的阳极为低电平时，相应字段就不亮。

它与8255A的接法如图：

硬件连接电路图

图1为竞赛抢答器（模拟）的原理图，逻辑开关K0～K7代表竞赛抢答按钮0～7号，当某个逻辑电平开关置“1”时，相当某组抢答按钮按下。

在七段数码管上将其组号（0～7）显示出来，并使微机扬声器响一下。

表1LED数码表

3fh

06h

5bh

4fh

66h

6dh

7dh

07h

三、编程提示

设置8255为Ｃ口输入、Ａ口输出，读取Ｃ口数据，若为0表示无人抢答，若不为0则有人抢答。

根据读取数据可判断其组号。

从键盘上按空格键开始下一轮抢答，按其它键程序退出。

3.1芯片介绍

1）中断优先级管理器8259A

①8259A内部结构

8259A采用NMOS工艺制成，有28根引脚，所有输入、输出端与TTL电平兼容，单一电源（Vcc=+5V）供电。

8259的内部主要组成部分，包括处理部件（中断请求寄存器IRR、优先级鉴别器PR及现行服务寄存器ISR）、控制部件（控制逻辑及中断屏蔽寄存器IMR）、数据总路线缓冲器、读／写逻辑以及级联缓冲器／比较器等5个部分。

②8259A主要的外部引脚

D0~D7：

双向数据线，CPU与8259间利用这个数据总路线传送数据及命令。

：

写控制输入信号，同控制总路线上的

信号相连。

：

读控制输入信号，同控制总路线上的

信号相连。

A0：

地址选择信号，用来对8259A内部的两个可编程寄存器进行选择。

：

片选输入信号，低电平有效。

有郊时可通过数据总路线设置命令并对内部寄存器进行读出。

当进入中断响应时序时，该引脚状态与进行的处理无关。

INT：

由8259A向CPU发出的中断请求信号。

：

输入信号，接收CPU送来的中断响应信号INTA。

IR0~IR7：

8个中断请求输入信号，高电平或上升沿有效。

用于接收外设接口来的中断请求。

③8259A工作方式

a.优先级设置方式：

全嵌套方式（固定优先级方式）、特殊全嵌套方式（可响应同级中断方式）、轮转优先级方式、特殊轮转优先级方式。

b.中断源屏蔽方式：

普通屏蔽方式、特殊屏蔽方式。

c.中断结束方式：

中断自动结束方式、中断非自动结束方式（包括一般中断结束方式、特殊中断结束方式）。

d.系统总路线连接方式：

缓冲方式、非缓冲方式。

e.中断请求信号触发方式：

边沿触发方式、电平触发方式。

④8259A初始化控制字格式

ICW1（芯片控制字）

D7D6D5

000

特征位

触发方式

0边沿触发

1电平触发

单片选择信号

0多片8259级联

1单片8259

是不要ICW4

0不要（8080/8085）

1要（80X86）

ICW2（中断类型码控制字,D7~D3设置中断类型码）

ICW3（主片，级联时才用设置，各位为1则表示接有从片）

IR7

IR6

IR5

IR4

IR3

IR2

IR1

IR0

ICW3（从片，级联时才用设置）

D2D1D0

ID2ID1ID0从片INT接于主片的引脚

000IR0

001IR1

…………

111IR7

ICW4（方式控制字）

D7D6D5

000

嵌套方式

0全嵌套方式

1特殊全嵌套方式

缓冲方式

0非缓冲方式

1缓冲方式

缓冲方式下

0本片为从片

1本片为主片

中断结束方式

0中断非自动结束

1中断自动结束

系统类型

08080/8085

180X86

⑤8259A操作命令字格式

OCW0（中断屏蔽字,各位为1则被屏蔽）

IR7

IR6

IR5

IR4

IR3

IR2

IR1

IR0

OCW1（轮转优先级和中断结束字）

D4D3

D2D1D0

轮转位

0非轮转

1轮转

选择标志位

1L2~L0无效

1L2~L0有效

中断结束位

0非中断结束

1中断结束

特征位

标志位

000IR0优先级最低

001IR1优先级最低

OCW2（特殊屏蔽、查询和状态读取字）

D4D3

特殊屏蔽方式允许位

0禁止特殊屏蔽方式

1允许特殊屏蔽方式

特殊屏蔽方式位

0非特殊屏蔽方式

1特殊屏蔽方式

特征位

中断查询位

0非中断查询

1中断查询

读寄存器

0禁止读

1允许读

0读IRR

1读ISR

2）可编程并行接口接口芯片8255A

①8255A内部结构

8255A芯片是一个采用NMOS工艺制造的40引脚双列直插式（DIP）封装组件。

8255A有3个8位数据端口，即A口、B口及C口，它们都可以分别作为输入口或输出口使用；A组控制与B组控制；读／写控制逻辑；数据总路线缓冲器。

②8255A主要的外部引脚

图3.28255A引脚图

PA7~PA0：

A口的8条I／O线。

8条线只能同时作为输入或输出，不能分开使用，可设置成双向口，也只有A口允许这样做。

PB7~PB0：

B口的8条I／O线。

不可以设置成双向口，其它和A口一样。

PC7~PC0：

C口的8条I／O线。

不可以设置成双向口，但它可以分拆为两组即高4位和低4位，这两组可以任意设置为输入或输出。

除了作为独立的I／O线外，C口还经常为A口、B口服务，配合A口、B口作联络线使用。

A1、A0：

端口地址选择信号。

用于选择8255A的3个数据端口和一个控制口。

当A1A0=00时，选择端口A；为01时，选择端口B；为10，选择端口C；为11时，选择控制口。

③8255A工作方式

方式0：

基本的输入／输出方式。

A口、B口、C口都可以工作在些方式下。

方式1：

选通输入／输出方式（应答方式）。

A口、B口工作在此方式下。

方式2：

双向传输方式。

只有A口可以工作在此方式下。

④8255A方式控制字格式

D6、D5

A口

C口高4位

B口

C口低4位

00方式0

01方式1

1x方式2

0输出

1输入

0输出

1输入

0方式0

1方式1

0输出

1输入

0输出

1输入

3）可编程定时器／计数器8253

①8253的内部结构

8253采用NMOS工艺制成，有24个引脚，所有输入、输出端均TTL电平兼容，单一电源（Vcc=+5V）供电，最高计数速率为2.6MHz。

它包括3个计数器（即计数器0、1、2）、数据总路线缓冲器、读／写逻辑以及控制寄存器等4个部分。

②8253的外部引脚

图3.38253引脚图

A1、A0：

地址输入线，用来址8253内部的4个端口，即3个计数器和1个控制字寄存器与CPU系统地址线相连。

CLK0、CLK1、CLK2：

时钟脉冲输入端，用于输入定时脉冲或计数脉冲信号。

CLK可以是系统的时钟脉冲，也可以由系统时钟分频或者其他脉冲源提供。

当用于定时时，这个脉冲必须是均匀的、连续的、周期精确的，而用于计数时，这个脉冲可以是不均匀的、断续的、周期不定的。

GATE0、GATE1、GATE3：

门控输入端，用于外部控制计数器的启动计数和停止计数的操作。

两个或两个以上计数器连用时，可用此信号同步，也可用于与外部某信号的同步。

OUT0、OUT1、OUT2：

计数输出，当计数器从初值开始完成计数操作进，OUT引脚输出相应的信号。

③8253的工作方式

方式0：

减1计数到0，产生中断请求信号。

方式1：

减1计数到0，产生可重复触发的单稳态负脉冲信号。

方式2：

减1计数到1，分频器（速率信号发生器）。

方式3：

减1计数到初值的1／2，方波发生器。

方式4：

减1计数到0，软件触发产生选通负脉冲信号。

方式5：

减1计数到0，硬件触发产生选通负脉冲信号。

④8253方式控制字格式

D7D6

D5D4

D3D2D1

00选计数器0

01选计数器1

10选计数器2

00计数器锁存

01只读写低8位

10先读写高8位

11先读写低8位

再读写高8位

000方式0

001方式1

X10方式2

X11方式3

100方式4

101方式5

0二进制计数

1BCD计数

3.2芯片的连接

1）各芯片与CPU的连接

8259A、8255A、8253的数据总线D7~D0端、

端、

端、INT端分别与CPU的D7~D0数据总线、片选端、

端、

端、INTR端。

8255A、8253的A1、A0端分别接入CPU地址线的A1、A0端，8259的A0端接到CPU地址线的A0端；

2）各芯片之间的连接和与外设的连接

8259A的IR2端接选手按键信息输出端；8255A的A口的PA5~PA0依次接“按键1”~“按键6”，B口的PB5~PB0通过驱动器1接到LED显示器，C口的PC4、PC5分别接复位键和开始键，PC3、PC2、PC1经驱动器2分别接绿灯发光二极管、红灯发光二极管、黄灯发光二极管，PC0接到8253的GATE1端；8253

（1）的GATE0端接+5V电压，OUT0的输出接入CLK1端，OUT1的输出经反相器后接入GATE2端，CLK0和CLK2接入1MHz的频率发生器，OUT2经驱动器3接扬声器。

8253

（2）的的GATE0端GATE2端接+5V电压，OUT0的输出接入CLK1端，OUT1的输出与OUT2接与门之后连接扬声器，GATE1接8253

（1）的OUT1,CLK0和CLK2接入1MHz的频率发生器，OUT2经驱动器3接扬声器。

两个8253分别用于定时扬声器发声12s

程序流程图

设计总结

本次实验是要求设计一个竞赛抢答器。

在做本实验之前，我们先熟悉了中断优先级管理器8259A、可编程并行接口接口芯片8255A、可编程定时器／计数器8253和数码管的用法，掌握了汇编程序的设计。

通过本次实验掌握了微机系统的开发步骤，锻炼了我们的对硬件和软件的的综合操作。

本次设计需要熟练掌握汇编语言，熟悉中断优先级管理器8259A、可编程并行接口接口芯片8255A、可编程定时器／计数器8253的内部结构、外部引脚和功能，熟悉LED显示器的结构及译码方式。

中断优先级管理器8259A在本系统中用来管理选手按键中断信息。

可编程并行接口接口芯片8255A在本系统中用来连接选手的按键，逻辑开关K0—K7代表竞赛抢答按钮0—7号，当某个逻辑开关置1时，相应某组

展开阅读全文