版图工艺课程设计.docx
《版图工艺课程设计.docx》由会员分享，可在线阅读，更多相关《版图工艺课程设计.docx（13页珍藏版）》请在冰豆网上搜索。
版图工艺课程设计
版图工艺设计
目录
1.绪论1
1.1设计背景1
1.2设计目标1
2.负沿触发CMOS主从D触发器2
2.1CMOS主从D触发器电路结构2
2.2CMOS主从D触发器电路仿真波形3
2.3CMOS主从D触发器版图绘制4
2.4CMOS主从D触发器版图仿真波形5
2.5LVS检查匹配6
总结7
参考文献8
附录一：
原理图网表9
附录二：
版图网表11
1.绪论
1.1设计背景
集成电路大体上可分为模拟集成电路与数字集成电路两大类。
讲到集成电路设计，人们通常把它视为一门技术。
对于数字集成电路设计也确实如此。
由于数字逻辑的简单运算关系和少数几种基本逻辑电路单元，数字集成电路的设计从逻辑综合到版图的布局布线都可以自动化完成。
而模拟集成电路的设计远没有数字集成电路逻辑那么简单。
迄今为止，他们的设计工具还没有太多超出CAD的范畴。
模拟集成电路设计呈现太多的变化，需要太多的智慧和实践；其电路构建、分析和仿真是如此，其版图设计也是如此。
而且，模拟电路版图设计还具有绘画等艺术品的直观可视性。
因而，模拟电路版图设计不仅仅是一门技术，同时还是一门艺术。
作为设计与制造的纽带，版图的地位至关重要。
Tanner软件是一款学习阶段应用的版图绘制软件，对于初学者是一个上手快，操作简单的EDA软件。
该软件功能十分强大，易学易用，包括S-Edit，T-Spice，W-Edit，L-Edit与LVS，从电路设计、分析模拟到电路布局一应俱全。
L-EditPro是一个IC设计和验证的高性能软件系统模块，具有高效率，交互式等特点，强大而且完善的功能包括从IC设计到输出，以及最后的加工服务。
L-EditPro包含IC设计编辑器（LayoutEditor）、自动布线系统（StandardCellPlace&Route）、线上设计规则检查器（DRC）、组件特性提取器（DeviceExtractor）、设计布局与电路netlist的比较器（LVS）、CMOSLibrary、MarcoLibrary，这些模块组成了一个完整的IC设计与验证解决方案。
L-EditPro丰富完善的功能为每个IC设计者和生产商提供了快速、易用、精确的设计系统
1.2设计目标
1.用tanner软件中的原理图编辑器S-Edit编辑CMOS主从D触发器原理图。
2.用tanner软件中的T-Spice对CMOS主从D触发器电路进行仿真，观察波形。
3.用tanner软件中的L-Edit绘制CMOS主从D触发器版图，并进行DRC验证。
4.用tanner软件中的T-Spice对CMOS主从D触发器版图进行仿真，观察波形。
5.观察、对比、分析电路图波形与版图波形是否一致，功能是否正确。
6.用tanner软件中的layout-Edit对电路网表进行LVS检验观察原理图与版图的匹配程度。
2.CMOS主从D触发器
2.1CMOS主从D触发器电路结构
CMOS主从D触发器由两个基本D锁存器电路级联而成。
第一级（主）触发器由时钟信号驱动，第二级（从）触发器由反相的时钟信号驱动。
因此，主触发器正电平敏感，而从触发器负电平敏感。
当时钟信号为高电平时，主触发器状态与Vin输入信号一致，而从触发器则保持其先前值。
当时钟信号从逻辑“1”跳变到逻辑“0”时，主锁存器停止对输入信号采样，在时钟信号跳变时存储Vin值。
同时，从触发器变到开启状态，使主锁存器储存的值传输到从锁存器的输出Qout。
原理图如图2.1所示。
图2.1CMOS主从D触发器的原理图
2.2CMOS主从D触发器电路仿真波形
在S-Edit中导出CMOS主从D触发器电路的网表。
并用T-Spice对CMOS主从D触发器电路进行仿真。
对CMOS主从D触发器加入高电平Vdd=5V，低电平为Gnd的工作电压，输入周期为100n的方波脉冲时钟信号，及周期为140n占空比为9:
5的脉冲出入信号Vin。
设定约束项，输出波形。
CMOS主从D触发器电路仿真，输入输出波形如图2.2所示。
图2.2CMOS主从D触发器输入输出波形图
2.3CMOS主从D触发器版图绘制
打开tanner软件中的L-Edit，并进行设置，其中取代设定最为关键，它关系着版图绘制后续工作的成败。
然后绘制CMOS主从D触发器版图，并进行DRC验证。
CMOS主从D触发器版图如图2.3所示，并经过DRC验证，版图绘制满足工艺要求。
图2.3CMOS主从D触发器版图
2.4CMOS主从D触发器版图仿真波形
在S-Edit中导出CMOS主从D触发器版图的网表。
并用T-Spice对CMOS主从D触发器版图进行仿真。
在其网表中加入高电平Vdd=5V，低电平为Gnd的工作电压，输入周期为100n的方波脉冲时钟信号，及周期为140n占空比为9:
5的脉冲出入信号Vin。
设定约束项（以上设定需与电路仿真设定一致），输出波形。
CMOS主从D触发器版图仿真，输入输出波形如图2.4所示。
图2.4CMOS主从D触发器版图输入输出波形图
通过观察、对比、分析电路仿真图波形与版图仿真波形一致，功能上实现了下降沿对数据采样，与下降沿触发的CMOS主从D触发器功能相符。
2.5LVS检查匹配
打开tanner软件中的layout-Edit。
在layout-Edit中添加电路图与版图的网表，并进行设定，运行程序输出结果。
然后由输出结果判断CMOS主从D触发器原理图与版图的匹配程度。
输出结果如图2.5所示。
如图2.5LVS的输出结果
由输出结果Circuitareequal可知，CMOS主从D触发器原理图与版图匹配。
总结
本次课程设计通过Tanner集成电路设计软件对CMOS主从D触发器电路、版图进行了绘制，对电路图、版图分别进行了T-Spice仿真，并且进行了LVS对比验证。
这使我熟悉了Tanner各部分的功能，对版图的尺寸规则有了进一步的了解，对CMOS管的工艺有了更深的体会。
在电路原理图绘制及其网表导出的过程中一般不会出现问题，但是在版图绘制过程中就存在着诸多问题。
取代设定（Replacesetup）十分重要，如果版图网表导出失败，就有很高的概率是没进行取代设定。
在版图绘制时有许多文件需要重新写入，这项工作十分琐碎，需要格外的认真。
在进行专业设计时一定要避免使用汉字，否则会出现一些超出常规的问题。
在本次课程设计中，我对版图的绘制十分感兴趣，希望以后有机会能从事相关工作。
理论是实践的基础，实践又是检验理论的有效途径。
在学习的过程中必须将二者结合起来，才能事半功倍。
总之，这次课程设计让我受益匪浅，非常感谢给予我帮助的老师和同学。
参考文献
[1]何乐年,王忆.模拟集成电路设计与仿真.科学出版社,2008.
[2]廖裕评,陆瑞强.TannerPro集成电路设计与布局实战指导.科学出版社,2007.
[3]Sung-MoKang，YusufLeblebici.CMOSDigitalIntegratedCircuitAnalysisandDesign.王志功，窦建华.ThirdEdition.电子工业出版社,2005.
附录一：
原理图网表
*SPICEnetlistwrittenbyS-EditWin327.03
*WrittenonJul3,2013at12:
47:
32
VVDDVddGnd5
VACLKCLKGndPULSE（0502n2n50n100n）
VBCLK!
CLKGndPULSE（5002n2n50n100n）
.tran/op10n500nmethod=bdf
.printtranv（CLK）v（!
CLK）v（Vin）v（Qout）
VINVinGndPULSE（0502n2n90n140n）
*Waveformprobingcommands
*.probe
.optionsprobefilename="bantu.dat"
+probesdbfile="C:
\Users\liangchunming\Desktop\dl\bantu.sdb"
+probetopmodule="Module0"
.includeC:
\Users\liangchunming\Desktop\tanner\TSpice70\models\ml2_125.md
*Maincircuit:
Module0
M1QoutCLKN13GndNMOSL=2uW=22uAD=66pPD=24uAS=66pPS=24u
M2N18N13GndGndNMOSL=2uW=22uAD=66pPD=24uAS=66pPS=24u
M3N13!
CLKN14GndNMOSL=2uW=22uAD=66pPD=24uAS=66pPS=24u
M4VinCLKN15GndNMOSL=2uW=22uAD=66pPD=24uAS=66pPS=24u
M5N17N15GndGndNMOSL=2uW=22uAD=66pPD=24uAS=66pPS=24u
M6N15!
CLKN14GndNMOSL=2uW=22uAD=66pPD=24uAS=66pPS=24u
M7N14N17GndGndNMOSL=2uW=22uAD=66pPD=24uAS=66pPS=24u
M8QoutN18GndGndNMOSL=2uW=22uAD=66pPD=24uAS=66pPS=24u
M9Vin!
CLKN15VddPMOSL=2uW=22uAD=66pPD=24uAS=66pPS=24u
M10N17N15VddVddPMOSL=2uW=22uAD=66pPD=24uAS=66pPS=24u
M11N14N17VddVddPMOSL=2uW=22uAD=66pPD=24uAS=66pPS=24u
M12N13CLKN14VddPMOSL=2uW=22uAD=66pPD=24uAS=66pPS=24u
M13N18N13VddVddPMOSL=2uW=22uAD=66pPD=24uAS=66pPS=24u
M14QoutN18VddVddPMOSL=2uW=22uAD=66pPD=24uAS=66pPS=24u
M15N15CLKN14VddPMOSL=2uW=22uAD=66pPD=24uAS=66pPS=24u
M16Qout!
CLKN13VddPMOSL=2uW=22uAD=66pPD=24uAS=66pPS=24u
*Endofmaincircuit:
Module0
附录二：
版图网表
*CircuitExtractedbyTannerResearch'sL-EditVersion9.00/ExtractVersion9.00;
*TDBFile:
C:
\Users\liangchunming\Desktop\dl\lcm.tdb
*Cell:
Cell0Version1.04
*ExtractDefinitionFile:
..\tanner\LEdit90\Samples\SPR\example1\lights.ext
*ExtractDateandTime:
07/03/2013-14:
26
.includeC:
\Users\liangchunming\Desktop\tanner\TSpice70\models\ml2_125.md
*Warning:
LayerswithUnassignedAREACapacitance.
*
*
*
*
*
*
*Warning:
LayerswithUnassignedFRINGECapacitance.
*
*
*
*
*
*
*
*
*Warning:
LayerswithZeroResistance.
*
*
*
*
*NODENAMEALIASES
*1=Qout（151,6）
*5=Vin（-25,8）
*6=Gnd（-31,-24）
*7=Vdd（-31,50）
*8=CLK（-31,68）
*9=!
CLK（-31,59）
M1Qout!
CLK3VddPMOSL=2uW=17u
*M1DRAINGATESOURCEBULK（97.52499.541）
M23CLK4VddPMOSL=2uW=17u
*M2DRAINGATESOURCEBULK（87.52489.541）
M3Qout2VddVddPMOSL=2uW=17u
*M3DRAINGATESOURCEBULK（135.524137.541）
M4Vdd32VddPMOSL=2uW=17u
*M4DRAINGATESOURCEBULK（125.524127.541）
M53!
CLK4GndNMOSL=2uW=9u
*M5DRAINGATESOURCEBULK（87.5-1189.5-2）
M6QoutCLK3GndNMOSL=2uW=9u
*M6DRAINGATESOURCEBULK（97.5-1199.5-2）
M7Qout2GndGndNMOSL=2uW=9u
*M7DRAINGATESOURCEBULK（135.5-11137.5-2）
M8Gnd32GndNMOSL=2uW=9u
*M8DRAINGATESOURCEBULK（125.5-11127.5-2）
M94CLK11VddPMOSL=2uW=17u
*M9DRAINGATESOURCEBULK（4.5246.541）
M1011!
CLKVinVddPMOSL=2uW=17u
*M10DRAINGATESOURCEBULK（-5.524-3.541）
M11410VddVddPMOSL=2uW=17u
*M11DRAINGATESOURCEBULK（42.52444.541）
M12Vdd1110VddPMOSL=2uW=17u
*M12DRAINGATESOURCEBULK（32.52434.541）
M1311CLKVinGndNMOSL=2uW=9u
*M13DRAINGATESOURCEBULK（-5.5-11-3.5-2）
M144!
CLK11GndNMOSL=2uW=9u
*M14DRAINGATESOURCEBULK（4.5-116.5-2）
M15410GndGndNMOSL=2uW=9u
*M15DRAINGATESOURCEBULK（42.5-1144.5-2）
M16Gnd1110GndNMOSL=2uW=9u
*M16DRAINGATESOURCEBULK（32.5-1134.5-2）
VVDDVddGnd5
VACLKCLKGndPULSE（0502n2n50n100n）
VBCLK!
CLKGndPULSE（5002n2n50n100n）
.tran/op10n500nmethod=bdf
.printtranv（CLK）v（!
CLK）v（Vin）v（Qout）
VINVinGndPULSE（0502n2n90n140n）
*TotalNodes:
11
*TotalElements:
16
*TotalNumberofShortedElementsnotwrittentotheSPICEfile:
0
*ExtractElapsedTime:
0seconds
.END
升级会员 