简易数字存储示波器.docx

简易数字存储示波器.docx

《简易数字存储示波器.docx》由会员分享，可在线阅读，更多相关《简易数字存储示波器.docx（15页珍藏版）》请在冰豆网上搜索。

简易数字存储示波器

目录

1任务分析3

2方案论证和比较4

2.1处理器的比较和选择4

2.2信号前向调整模块的设计方案4

2.3A/D转换器选型方案4

2.4显示设备的选择5

3系统硬件设计5

3.1总体设计思路5

3.2信号前向调整模块5

3.3频率计的基本原理6

3.4MSP430F247处理器7

3.5存储器8

3.6显示输出电路9

3.7键盘设计9

3.8电源稳压保护电路10

4软件设计10

5系统测试11

6　结束语12

7参考文献13

8附录14

附录1系统电路总图14

附录2制作实物图15

摘要

本设计是一种简单实用的数字存储示波器。

该设计主要由四个模块电路组成：

前端信号处理模块、数据的采集与存储模块、键盘输入控制模块、单片机控制模块与LCD显示模块。

采样率可达1M，并具有数据的采集、显示菜单、单次触发、存储显示等功能。

本设计以MSP430F247单片机为核心，采用运算放大器OPA2132，对大小信号分别进行放大处理；LCD12864显示波形，并且可以显示当前的时间扫描灵敏度和垂直灵敏度状态。

此外作品大大优化了外围硬件线路的设计，增加了系统的稳定性和可靠性。

关键词：

示波器数字存储高速AD转换，

简易数字存储示波器

1设计任务

设计并制作一个简易数字存储示波器（简易DSO）。

基本要求

（1）可以显示测量的波形，

（2）垂直灵敏度：

0.01V/div，0.02V/div，0.05V/div，0.1V/div，0.2V/div，0.5V/div，1V/div，2V/div，5V/div

误差≤5%；

（3）水平扫速：

30μs/div，50μs/div，100μs/div，200μs/div，500μs/div，1ms/div，2ms/div，5ms/div，10ms/div，20ms/div，50ms/div，100ms/div，200ms/div，1s/div，误差≤5%；

（4）可测量的模拟输入信号的电压范围在10mV-5V。

信号频率：

0.05Hz-30kHz

（5）单次触发、扩展、触发电平可调；

（6）显示波形无明显失真。

发挥部分

（1）连续触发存储方式，并有“锁存功能”；

（2）具有移相功能。

（3）垂直灵敏度0.01V/div，低输入噪声电压。

1任务分析

根据设计任务的要求，必须实现信号的放大、衰减，采集和波形显示。

这需要选择合适的运放，A/D转换器，处理器和显示设备。

2方案论证和比较

2.1处理器的比较和选择

方案一：

如图以AT89S51单片机为控制核心，对输入信号进行增益放大或衰减后，通过A/D转换将模拟信号转换成数字信号后，通过单片机将数据锁存至外部RAM，然后再通过单片机将数据送至显示屏显示，这种方案结构较为简洁，但A/D的最高采样速度比较高，无法利用AT89S51单片机直接采集这样速率的数据。

方案二：

而由美国德州仪器公司（TI）推出的MSP430系列超低功耗16位处理器内部具有4K的RAM，并且具有很高的处理速度，检测的信号进行增益放大或衰减后，直接输入MSP430F247单片机进行数据采集和处理，最后通过LCD显示出波形。

方案比较：

MSP430F247单片机的高速运算能力和较大的数据存储器，既可满足输入信号的采样速度和精度，又有足够的空间存储采集的数据，从而使得外围电路简单所以采用方案二。

2.2信号前向调整模块的设计方案

方案一：

采用集成程控放大器（例如:

PGA103）作为信号的前向输入通道，根据输入信号的幅度选择不同的放大／衰减倍数，以达到Ａ／Ｄ所要求的输入范围。

在系统前端采用集成器件，对抑制系统的噪声是很有帮助的,而且这种器件控制简单,使用方便。

方案二：

为了使不同幅度的输入信号都能被Ａ／Ｄ所采样，模拟输入信号需要放大或衰减，在采样电路的前端采用本次大赛提供的TI公司的OPA2132运算放大器应对输入信号进行一定的放大／衰减。

方案选择：

根据需要，输入信号的幅度范围为10mV～2V，则需要放大200倍，OPA2132运算放大器完全能满足要求。

因此选择方案二。

2.3A/D转换器选型方案

信号电压的数字转换决定着测量的精度与准确度，这是本设计的关键部分之一。

方案一：

采用德州公司的ADS804E器件，该器件可将模拟信号转化为12位的数字信号，输出具有自动校准功能。

采样速度能够满足采样转换的要求。

方案二：

采用MSP430F247单片机自带的ADC，可将模拟信号转化为12位的数字信号，采样速度能够满足采样转换的要求。

MSP430F247内部的A/D将接收到的经过处理的模拟信号进行实时采样，然后以逐次逼近的方式进行模数转换处理，最后存储在片内RAM中。

然后将RAM中的数据显示成波形。

方案选择：

MSP430F247单片机的高速ADC完全可以满足本设计的要求。

因此选择方案二。

2.4显示设备的选择

方案一：

使用点阵图形液晶显示模块12864显示，；其显示分辨率为128×64,利用该模块灵活的接口方式和简单、方便的操作指令，虽然分辨率不是很高，但也可以满足本设计的要求。

方案二：

使用彩色的液晶显示屏，可以将波形显示的更加清晰，并且具有更高的分辨率。

但显示屏需要很多的I/0，还会消耗大量宝贵的RAM。

方案选择：

考虑到制作成本和简易示波器的设计要求，选择方案一比较合适。

3系统硬件设计

3.1总体设计思路

系统结构框图如图3-1。

图3-1系统结构框图

3.2信号前向调整模块

输入信号在1—200倍可调放大。

电路如图3-2所示。

图3-2运放的设置

在输入信号为10mV时．运放放大200倍，幅度将达到2V，在ADC12的参考电压取2．5V时，转换数据为2／25*4096=3276。

在输入信号为200mV时，运放放大lO倍，幅度将达到2V，在ADC12的参考电压取2．5V时，转换数据为2／2．5*4096=3276。

在输入信号为2V时，运放放大1倍，幅度将达到2V，在ADC12的参考电压取2．5V时，转换数据为2／2．5*4096=3276。

根据以上分析，如此配置运放是完全可行的。

ADC12的配置应该为：

片内参考电压为2．5V；P60为模拟输入信号A0，采样使用主动读取方式，非ADC12中断。

采样与保持的时间取最小值，主要为了兼顾最快采样。

3.3频率计的基本原理

频率计的基本原理是用一个频率稳定度高的频率源作为基准时钟，对比测量其他信号的频率。

通常情况下计算每秒内待测信号的脉冲个数，此时我们称闸门时间为1秒。

闸门时间也可以大于或小于一秒。

闸门时间越长，得到的频率值就越准确，但闸门时间越长则没测一次频率的间隔就越长。

闸门时间越短，测的频率值刷新就越快，但测得的频率精度就受影响

测量频率的方法有多种,其中电子计数器测量频率具有精度高、使用方便、测量迅速，以及便于实现测量过程自动化等优点，是频率测量的重要手段之一。

电子计数器测频有两种方式：

一是直接测频法，即在一定闸门时间内测量被测信号的脉冲个数；二是间接测频法，如周期测频法。

直接测频法适用于高频信号的频率测量，间接测频法适用于低频信号的频率测量。

在大于1000Hz我们采用直接测频法，小于1000Hz我们采用间接测频法，以此来减小测量误差。

图3-3数字频率计测频的基本原理

3.4MSP430F247处理器

MSP430f247是一个16位的、具有精简指令集的、超低功耗的混合型单片机，采用了精简指令集（RISC）结构，具有丰富的寻址方式（7种源操作数寻址、4种目的操作数寻址）有较高的处理速度，在8MHz晶体驱动下指令周期为125ns。

这些特点保证了可编制出高效率的源程序。

16位的数据宽度、125ns的指令周期以及多功能的硬件乘法器（能实现乘加）相配合，能实现数字信号处理的某些算法（如FFT等）并且其抗干扰能力强，适应温度范围宽，还可以很方便地实现多机和分布式控制。

使整个系统的效率和可靠性大为提高。

MSP430F247主要功能特性：

P1-P6为48条I／0口线的6个并行口，其中P1、p2具有中断能力；USART0和USARTl为两个可用于UART/SPI模式选择的串行口；内含12位的A／D转换器ADCl2，快速执行8×8、8×16、16×16乘法操作并立即得到结果的硬件乘法器；多达160段的LCD控制器／比较器，可以实现多种方式的驱动显示；可以实现UART、PWM、斜坡ADC的16位Timer-A和16位Timer-B；

MSP430F247单片机最小系统电路图如图3-4所示。

图3-4MSP430F247单片机最小系统图

3.5存储器

本系统的存储器采用MSP430F247的片内4KRAM，使得本系统的设计大为简化。

首先，它的写入和读出端口是相互独立的，这样就避免了RAM的数据线在读、写是的切换，这就使得A/D和D/A工作互不干涉影响；第二，由于是FIFO结构，RAM的写入和读出分别由WCK和RCK控制，不需外部地址线，可以同时在两个不同的时钟下工作，大大简化了外围控制电路和电路的连线；第三，利用WRST和RRST可使uPD42280的内部写地址计数器和读地址计数器复“0”，可方便地进行写入和读出的同步控制。

在我们设计的系统中，写入端的WCK和AD采样频率一致，而WRST受同步信号控制，从而保证了写入RAM数据的完整性和周期性。

在读出端，RCK和RRST以是固定频率和周期将数据读出，并送至DA转换器，形成Y轴信号，以RRST为周期产生锯齿波，形成X轴信号。

该模块为RAM模块的写地址累加器，可控制波形的存储。

H_sering为单次和多次触发控制引脚，当为高电平时，单次触发，停止向RAM写入数据，所显示波形为存储波形；为低电平时，多次触发，当检测到一次触发时，即向RAM写一次数据，共lK个点，并在写操作时屏蔽触发。

写地址先写奇地址，存入通道一采样后的波形数据，后写偶地址，存入通道二采样后的波形数据。

如果连续多次检测不到触发时，向RAM中写入全0，显示一条直线，即实现自动捕捉功能。

该模块为读地址累加器，从RAM中读取数据，并产生行扫描和列扫描数据。

通过单片机写入累加器基地址，改变读取数据的起始位，实现波形的平移。

该模块还可计算波形的峰峰值、平均值，单片机可直接读回数值。

波形显示控制模块如图3-5所示。

图3-5RAM工作原理

3.6显示输出电路

显示终端的主要功能是从主通讯控制器接收信息,发送数据只给出必要的应答。

电路中用MSP430F247的串口接收主通讯控制器传来的数据,经过处理在MSP430F247单片机的I/O口送给LCD进行显示,完成主通讯控制器对各终端的控制和传递数据。

图中MSP430F247的P1.3、P1.4为LCD左右半屏的片选信号CS1、CS2,P1.2为LCD的R/W读写控制线,P1.1为LCD的E使能信号,P1.0为LCD的D/I数据/指令选择信号,P4口作为LCD显示数据（或指令）通讯口。

MSP430F247的外部时钟接高速时钟8MHz,为系统的不同模块提供了不同的工作频率。

该模块为液晶屏提供8位并行数据传输口，以及上拉输入端口，电源，从而确保液晶屏的正常工作。

图3-6液晶屏显示模块

设计时我们设定水平扫描分辨率为00点/div，示波器水平刻度为10div，我们采用内部DA作为数模转换器，其转换时间最快为1μs，即扫描一周所需时间为200μs。

如前所述，输出数据的速率是固定的，与信号的采样频率没有直接的联系，所以可选择一个使内部DA工作特性较好的时钟速率。

由于采用固定的数据率