09102数字系统设计实验指导书.docx

上传人:b****6 文档编号:2920486 上传时间:2022-11-16 格式:DOCX 页数:22 大小:93.42KB
下载 相关 举报
09102数字系统设计实验指导书.docx_第1页
第1页 / 共22页
09102数字系统设计实验指导书.docx_第2页
第2页 / 共22页
09102数字系统设计实验指导书.docx_第3页
第3页 / 共22页
09102数字系统设计实验指导书.docx_第4页
第4页 / 共22页
09102数字系统设计实验指导书.docx_第5页
第5页 / 共22页
点击查看更多>>
下载资源
资源描述

09102数字系统设计实验指导书.docx

《09102数字系统设计实验指导书.docx》由会员分享,可在线阅读,更多相关《09102数字系统设计实验指导书.docx(22页珍藏版)》请在冰豆网上搜索。

09102数字系统设计实验指导书.docx

09102数字系统设计实验指导书

目录

第一章CPLDEE-4型实验箱及配套软件简介2

第一节CPLDEE-4型实验箱简介2

第二节CPLDDN下载软件简介12

第二章数字系统设计基础实验15

实验一简单逻辑电路设计与仿真15

实验二译码与寄存器电路设计与仿真18

实验三全加器设计、仿真与下载19

实验四计数器的语言描述与仿真设计20

实验五计数、译码显示电路21

 

第一章CPLDEE-4型实验箱及配套软件简介

第一节CPLDEE-4型实验箱简介

1.系统基本特征

●配备:

本实验箱配有三家公司(altera低电压1k系列(3万门以上)、lattice的ispLSI1032E—70LJ84、xilinx的xc95108系列)芯片下载板,适用范围广泛。

●资源:

芯片门数最多达到10万门(ACEX1K100),管脚可达208脚。

●编辑方式有图形编辑,文本编辑,波形编辑,混合编辑等方式,硬件描述语言有AHDL,VHDL,Verilog-HDL等语言。

●主板功能:

✧配有模拟可编程器件ispPAC器件系列,突破传统的EDA实验箱一般只做数字电路实验的模式,用户可以在实验箱上通过我们的模拟可编程器件进行一些模拟电子电路(运算放大器)的开发训练。

✧实验箱配有10个数码管,(包括6个并行扫描数码管和4个串行扫描数码管)。

✧16个数据开关,4个脉冲开关,数据开关和脉冲开关可配合使用,也可单独使用。

✧A/D转换,采用双AD转换,有我们平常所熟悉的8位A/D转换器ADC0809,还有高位数的12位A/D转换器MAX196。

✧D/A转换器,采用学生所熟知的芯片DAC0832.

✧通用小键盘,本实验箱提供16个微动开关(4X4),可通他们方便的进行人机交互。

✧单片机扩展槽,由于实验箱上的所有资源(如数码管、数据开关、小键盘等)都可以借用,因此通过此扩展槽可以开发单片机及单片机接口实验。

✧外围扩展口,为了便于开发,本实验箱还预留一个40PIN的扩展槽,用以与外围电路的联接。

2.本实验箱可完成的实验

本实验箱用作数字系统设计实验。

●可完成的基础实验:

✧各种传统数字电路实验

✧AHDL、VHDL、VERILOG语言描述数据显示译码设计

✧语言描述设计加法器,乘法器,计数器,数字钟,分频器,数字频率计等常用的数字实验

✧键盘去抖与译码实验

✧状态机设计实验

✧A/D、D/A转换

✧可编程仪用放大器,通用放大器

✧可编程模拟滤波器

●可完成的较复杂实验

✧复杂数字电路实验,如八位BCD转换、20位以内乘法器等

✧数据采集与显示(可配合MAX196进行12路的A/D采样)

✧用内部EAB技术实现各种数学函数运算。

✧PC机与CPLD之间的串行及并行通信

✧单片机与CPLD之间的异步串行通信

✧CPLD与CPLD之间的串、并行通信

✧单片机课程的各种实验

✧工业控制用微处理器方案其实现。

3.利用本实验箱可开发的实验

由于本实验箱设计考虑周全,因此,除了能完成数字系统的实验外,还可以开发使用单片机实验,模拟电子实验,通信原理实验等一系列学科的实验,体现出很强的开发性

✧ASK、FSK、PSK调制与解调实验

✧通过单片机扩展口与单片机开发机配合,本实验箱中的所有资源都可以被单片机借用,可以完成单片机课程中复杂的实验。

✧可以开发单片机接口实验,利用已开发成功的模块如8255、8155、8279等进行进行各种单片机接口实验。

✧利用四型实验/开发系统可以很方便进行单片机、CPLD及单片机CPLD综合工业设计。

4.详细的管脚说明

下面详细的介绍有关电路组成:

(1)时钟源

本实验器CPLD芯片由40M晶振提供振荡频率,接与P183管脚,同时还有4M(可分频至1000Hz)接在CPLD的对应管脚P184管。

为了方便操作,还为系统提供了约1Hz—1MHz连续可调(调节W3)的时钟信号,接至CPLD的P78脚,通过调节短路夹J1和J2来改变其输出频率值。

(2)输入开关

本实验器中的开关设计新颖独特,有创意,与一般电路中的开关设计不同。

本实验器中有16个数据开关(SW1——SW16),4个脉冲开关(KP1——KP4)。

在通常状态下数据开关和脉冲开关为低电平。

数据开关和脉冲开关可配合使用,也可单独使用。

若二者配合使用,在数据开关为低电平时,按下脉冲开关则产生一个高脉冲;在数据开关为高电平时,按下脉冲开关则产生一个低脉冲。

其中16个数据开关与CPLD的管脚的连接情况依次为:

SW1-P94,SW2-P95,SW3-P96,SW4-P97,SW5-P99,SW6-P100,SW7-P101,SW8-P102,SW9-P103,SW10-P104,SW11-P111,SW12-P112,SW13-P113,SW14-P114,SW15-P115,SW16-P116。

同时与数据开关和CPLD相应引脚相连的还有16个LED显示管,可以作为输出使用。

在作为输出时,不论数据开关和脉冲开关为高电平还是低电平,均不影响其状态。

脉冲开关(KP1——KP4)与CPLD的管脚的连接情况依次为P94,P95,P96,P97。

脉冲开关在没有按下时为低电平,按下时则转为高电平,在此压放间会改变其ON/OFF状态,经RS触发器去抖动之后,便可实现在数据开关为高电平时产生一个负脉冲,在数据开关为低电平时产生一个正脉冲。

此电路极适合作计数器,暂存器的脉冲输入、分析测试观察用。

(3)数码管显示

本实验器有10个数码管(SEG1——SEG10),采用共阴极8段LED显示。

其中SEG1——SEG2采用静态显示方式,SEG3——SEG10采用动态扫描显示方式。

数码管SEG1——SEG10与CPLD的对应管脚接法为:

SEG1(a,b,c,d,e,f,g,p)P142,P143,P144,P147,P148,P149,P150,P157

SEG2(a,b,c,d,e,f,g,p)P158,P159,P160,P161,P162,P163,P164,P166

其中SEG1、SEG2的8段LED显示输入端分别与8个LED管相连且同时显示。

SEG3——SEG6的共阴公共端G经反向器分别与CPLD的对应管脚170,P172,P173,P174相连,由其控制实现各位分时选通,动态扫描。

SEG3——SEG6(a,b,c,d,e,f,g,p)的各段与CPLD引脚的对应关系为:

P175、P176、P177、P179、P180、P186、P187、P189。

SEG7——SEG10的共阴公共端G经反向器分别与CPLD的对应管脚190,P191,P192,P193相连,由其控制实现各位分时选通,动态扫描。

SEG7——SEG10(a,b,c,d,e,f,g,p)的各段与CPLD引脚的对应关系为:

P195、P196、P197、P198、P199、P200、P202、P203。

(4)A/D转换

本实验器A/D转换采用双AD转换,有8位A/D转换器ADC0809与12位A/D转换器MAX196。

对于ADC0809本实验器只使用了一路模拟量输入IN-1,其余7个模拟量输入端均接到扩展槽COM5。

用户可实现最多7路模拟量分时输入。

ADD-A,ADD-B,ADD-C可选择地址,分别接到CPLD的对应管脚P36,P37,P38。

START(启动信号)与ALE(地址锁存信号)均接到CPLD的对应管脚P19。

时钟CLOCK端接到CPLD的对应管脚P40。

EOC(转换结束信号)接到CPLD的对应管脚P39。

8位数字量输出端由低(2-8)到高(2-1)分别接到CPLD的对应管脚P24,P25,P26,P27,P28,P29,P30,P31。

对于MAX196,其VDD接外电源VCC(+5V),WR写端接与P25,RD读端接与P24,INT端接与P19,6路输入与ADC0809复用,12位输出(D0—D12)分别接与P26,P27,P28,P29,P30,P31,P36,P37,P38,P39,P40,P41。

用户可以随意的使用任意一种。

(5)D/A转换

在主板上在一个D/A转换器,DAC0832,参考电压为VCC(+5V),数字量由CPLD输入到DAC0832的DI0-DI7,与CPLD管脚的对应关系为:

P132-DI0,P133-DI1,P134-DI2,P135-DI3,P136-DI4,P139-DI5,P140-DI6,P141-PDI7。

模拟量输出由J3(COM2)输出。

(6)单片机扩展槽及外扩槽

在主板上留有一个模拟单片机扩展槽,用于CPLD模拟单片机之用,其与CPLD的接口分别为,P0.0—P0.7(39—32),对应与P44,P45,P46,P47,P53,P54,P55,P56;P1.0—P1.7(1—8),对应与P57,P58,P60,P61,P62,P63,P64,P65;P2.0—P2.7(21—28),对应与P75,P74,P73,P71,P70,P69,P68,P67;P3.0—P3.7(10—17),对应与P83,P85,P86,P87,P88,P89,P90,P92;PSEN脚对应于P93,ALE脚对应与P79;

同时,为了外扩使用,我们在主板上有一个40PIN的扩展槽COM8,其与CPLD对应的管脚在主板上已标明,此扩展槽可供用户根据自己的需要使用。

第二节CPLDDN下载软件简介

我们研制的CPLDDN是与Altera公司MAX+PLUSⅡCPLD开发软件配套使用的下载软件。

该下载软件具有操作简单、功能强大等优点,是CPLDEE-3型实验开发系统的两大核心配套软件之一,下图就是它的软件操作界面:

图2.1CPLDDN-4型下载软件界面

一.CPLDDN-3型下载软件

1.可以对D10K10、D10K20、D10K30E、D1K30、D1K100五种型号的器件进行配置。

2.通过计算机串口与下载电路连接,下载软件中的“串口设置”菜单用于对所用串口(COM1或COM2)进行设置。

3.自带MIF文件生成器。

可以生成三角函数、幂函数、指数函数等十六种常用数学函数,且能显示相应波形,直接用于配置片内ROM(EAB)。

软件提供十进制,BCD码两种表示方式。

点击MIF文件生成器对话框中“打开”菜单的“报告文件”项可随时察看同时生成的报告文件。

(MIF文件生成器界面如图2.2所示)。

4.安装软件操作简单。

5.在“帮助”菜单中有我们的详细信息,欢迎反馈使用意见与建议,欢迎与我们联系。

二.CPLDDN-3型下载软件使用说明

(一)下载

1.启动CPLDDN-3下载软件。

2.在驱动器列表框中选择欲下载文件所在的驱动器。

3.在目录列表框中选择欲下载文件所在的目录。

4.以文件列表框中选择下载文件。

5.点击“下载CPLD”按钮。

(二)将下载程序写入EEPROM。

1.第1-4同上。

2.点击“写EEPROM”,。

(三)读EEPROM中的数据到CPLD。

1.启动CPLDDN-3下载软件。

2.鼠标移到EEPROM框,单击左键,击活。

3.点击“读EEPROM”按钮,即可将存在里面的下载程序下载到CPLD中。

注:

读EEPROM也可用硬复位的方法实现,即按下载板上的“复位”按钮。

(四)MIF文件生成。

1.点击“下载软件”中的菜单项中“函数”打开“MIF文件生成器”,界

面如图2.2:

2.在“器件”菜单中选择要用的器件。

3.在“十进制数”与“BCD码”选项框中选择生成文件的表示制式。

4.在“数据宽度”选择框及其下方的制式选项框,选择生成文件中数据的宽度及显示制式。

5.

图2.

展开阅读全文
相关资源
猜你喜欢
相关搜索

当前位置:首页 > 表格模板 > 调查报告

copyright@ 2008-2022 冰豆网网站版权所有

经营许可证编号:鄂ICP备2022015515号-1