《微处理器系统与嵌入式系统》习题解答.docx
《《微处理器系统与嵌入式系统》习题解答.docx》由会员分享，可在线阅读，更多相关《《微处理器系统与嵌入式系统》习题解答.docx（25页珍藏版）》请在冰豆网上搜索。
《微处理器系统与嵌入式系统》习题解答
第一章习题解答
1.1什么是程序存储式计算机？
程序存储式计算机指采用存储程序原理工作的计算机。
存储程序原理又称“冯·诺依曼原理”，其核心思想包括：
程序由指令组成，并和数据一起存放在存储器中；
计算机启动后，能自动地按照程序指令的逻辑顺序逐条把指令从存储器中读出来，自动完成由程序所描述的处理工作。
1.2通用计算机几个主要部件是什么？
主机（CPU、主板、内存）；
外设（硬盘/光驱、显示器/显卡、键盘/鼠标、声卡/音箱）；
1.3以集成电路级别而言，计算机系统的三个主要组成部分是什么？
中央处理器、存储器芯片、总线接口芯片
1.4阐述摩尔定律。
每18个月，芯片晶体管密度提高一倍，运算性能提高一倍，而价格下降一半。
1.5讨论：
摩尔定律有什么限制，可以使用哪些方式克服这些限制？
摩尔定律还会持续多久？
在摩尔定律之后电路将如何演化？
摩尔定律不能逾越的四个鸿沟：
基本大小的限制、散热、电流泄露、热噪。
具体问题如：
晶体管体积继续缩小的物理极限，高主频导致的高温……
解决办法：
采用纳米材料、变相材料等取代硅、光学互联、3D、加速器技术、多内核……
（为了降低功耗与制造成本，深度集成仍是目前半导体行业努力的方向，但这不可能永无止，因为工艺再先进也不可能将半导体做的比原子更小。
用作绝缘材料的二氧化硅，已逼近极限，如继续缩小将导致漏电、散热等物理瓶颈，数量集成趋势终有终结的一天。
一旦芯片上线条宽度达到纳米数量级时，相当于只有几个分子的大小，这种情况下材料的物理、化学性能将发生质的变化，致使采用现行工艺的半导体器件不能正常工作，摩尔定律也就要走到它的尽头了。
业界专家预计，芯片性能的增长速度将在今后几年趋缓，一般认为摩尔定律能再适用10年左右，其制约的因素一是技术，二是经济。
）
1.6试以实例说明计算机系统结构、计算机组成与计算机实现之间的相互关系与相互影响。
计算机系统结构主要是指程序员关心的计算机概念结构与功能特性，而计算机组成原理则偏重从硬件角度关注物理机器的组织，更底层的器件技术和微组装技术则称为计算机实现。
例如：
确定指令集中是否有乘法指令属于计算机体系结构的内容，而乘法指令是由专门的乘法器实现还是用加法器实现则属于计算机组成原理的内容，乘法/加法器底层的物理器件类型及微组装技术则属于计算机实现的内容。
同一计算机制造商提供的不同系列的计算机通常采用不同的结构，而同系列的计算机则具有相同的结构和不同的组织，因此同一系列的不同型号计算机价格和性能特点也不相同。
如某系列机都支持相同的指令系统，但其中的低档机可采用顺序方式对指令进行分析、处理，而高档机则可采用流水或其它并行处理方式；或某系列机都支持相同的数据形式（如16/32位的定点数、32/64/128位的浮点数），但其中的低档机可采用采用较窄的数据通路宽度（8位或16位），而高档机则可采用较宽的数据通路宽度（32位）。
另一方面，显然计算机现阶段能达到的实现技术会直接制约其可采用的系统结构和组成方法。
1.7区分微处理器的关键特征是什么？
微处理器可通过以下两个基本特征来区分：
字长：
表示CPU一次传送或处理数据的最大二进制位数。
通常与CPU的数据总线宽度、寄存器宽度以及ALU宽度一致。
主频：
通常以MHz表示，决定CPU内的最小时钟速率，从而决定处理器每秒可执行的指令数目。
1.8某测试程序在一个40MHz处理器上运行，其目标代码有100000条指令，由如下各类指令及其时钟周期计数混合组成，试确定这个程序的有效CPI、MIPS的值和执行时间。
指令类型
指令计数
时钟周期计数
整数算术
45000
1
数据传送
32000
2
浮点数
15000
2
控制传送
8000
2
1.CyclesPerInstruction（CPI）
=（45000/100000）*1+（32000/100000）*2+（15000/100000）*2+（8000/100000）*2
=0.45*1+0.32*2+0.15*2+0.08*2=1.55
2.MillionInstructionsPerSecond（MIPS）
=40/1.55=25.8
3.执行时间T
=（100000*1.55）*（1/（40*106））=15.5/4*10-3=3.875*10-3s=3.875ms
1.9存储器分层结构是如何提高性能的？
常用的存储设备或技术有很多，通常来说速度越快则每位价格越高。
因此现代计算机系统通常把不同容量、不同速度的存储设备按一定的层次结构组织起来，形成一个统一的存储系统，以解决存储容量、存取速度和价格之间的矛盾。
多层次存储系统要达到的目标是：
整个存储系统速度接近M1（最靠近CPU的存储层）而价格和容量接近Mn（最远离CPU的存储层）。
这就要求越靠近CPU的存储设备速度越快，当然每位价格也就越高，容量也就越小。
由于绝大多数程序访问具有局部性原理，因此可以把近期CPU需要使用的程序和数据放在尽可能靠近CPU的存储器中。
CPU访问存储器时，首先是访问M1，若M1“命中”则直接存取，若M1“失效”则将M2中包含所需数据的块或页调入M1；若在M2中也找不到，就访问M3，依此类推。
这样CPU对存储器的大部分访问操作都可以针对速度较快的存储层完成，整个系统的性能也就得到了提高。
1.10说明RISC架构与CISC架构之间的区别。
RISC
CISC
设计重点
降低指令执行的硬件复杂度，但对编译器有更高的要求
侧重指令执行的硬件功能性，控制器的硬件设计复杂
指令集
指令种类少，长度固定，且执行简单，可在单时钟周期完成
指令复杂，长度通常不固定，执行也需要多个周期
流水线
指令处理过程可被拆分成能够被流水线并行执行的规则步骤
指令执行通常需要调用微程序
寄存器
有更多的通用寄存器
专用寄存器较多。
load-store结构
为避免耗时的访存操作，把访存与数据处理分开。
处理器能够直接处理内存中的数据。
RISC,CISC的一些看法误区：
RISC指令都是简单指令
LDREQR0,[R1,R2,LSR#16]!
指令的强大，一般的CISC处理器望尘莫及。
RISC的“简单”是指指令集的执行时间、指令长度、指令格式整齐划一。
CISC的复杂指令速度慢、执行效率很低
现代CISC处理器具有非常长的流水线（PIII采用了25级的流水线），执行速度快。
但老的CPU执行速度可能较慢。
但RISC不管是老的CPU，还是新的CPU，指令执行时间都是相同的，不需要在对指令执行作出优化。
RISC处理器比CISC处理器需要更多的寄存器
这不是一个需求问题，而是一个实现问题。
所以有的CISC寄存器与RISC相当。
一般情况RISC需要比较多的寄存器。
RISC都有流水线,ARM2没有采用流水线。
第三章习题
3.1什么是冯·诺伊曼计算机结构？
其运行的基本原理如何？
冯.诺依曼计算机由运算器、控制器、存储器、输入设备和输出设备构成，采用二进制表示信息，以存储器为中心，按存储程序原理工作。
存储程序原理指编好的程序首先放入存储器，开始工作后，由控制器自动、高速依次从存储器中取出指令并执行。
3.2.微处理器的体系结构可以分为几种？
试分别说明各种体系结构的优缺点。
类型
优点
缺点
随机逻辑
针对指令硬件做了专门的优化，所用的逻辑门数少，制造费用低。
指令集设计与硬件电路设计紧密相关，设计过程复杂，难以实现复杂指令，设计难以重用。
微码体系结构
相比于硬件，微代码不容易出错，建立微代码比较省时，改动微代码更为容易，CPU版本升级简单。
微代码的开销大于硬件实现，微控制必须要比CPU运行速度更高。
流水线体系结构
并行的执行不同指令的不同阶段，提高了指令的吞吐率，增强了处理器性能。
处理器设计较为困难，在设计中需要解决数多种冲突问题
超标量体系结构
实现了真正的并行执行，让MIPS可以大于时钟频率。
更多的硬件资源，设计极其复杂
3.3高级编程语言、汇编语言以及机器语言之间有哪些不同？
机器语言是直接用二进制代码表达的计算机语言。
指令用“0”和“1”组成，并分成若干段，各段的编码表示不同的含义。
机器语言面向硬件，是唯一可以由硬件直接执行的语言。
汇编语言采用符号代替机器语言中的二进制码：
用助记符（Mnemonic）代替操作码，用地址符号（Symbol）或标号（Label）代替地址码。
汇编语言与机器语言一一对应，因此不具有移植性，但更易于读写和理解。
汇编语言源程序需要汇编成机器语言才能交给硬件执行。
高级编程语言语法和结构更类似普通英文，且由于远离对硬件的直接操作，因此移植性较好。
高级语言源程序需要编译（或解释）成机器语言才能交给硬件执行。
3.5什么是计算功能指令、数据传输指令以及控制流程指令？
计算功能指令：
对数据进行处理完成算术运算或逻辑运算等的指令。
数据传输指令：
负责把数据、地址或立即数传送到寄存器、I/O端口或存储单元中，或者反方向传送的指令。
控制流程指令：
用来控制程序执行流程的指令，有测试、转移、跳转等子类。
3.6解释跳转、分支、调用以及中断所需进行的操作。
跳转：
根据“跳转”指令指计算目的地址，修改程序指针。
分支：
根据“分支”指令判断执行条件，计算跳转地址，修改程序指针。
调用：
保存断点，根据“调用”指令计算子程序入口地址，修改程序指针，执行完毕后恢复断点。
中断：
保护断点及现场，查找中断向量表以确定中断程序入口地址，修改程序指针，执行完毕后恢复现场及断点。
3.7固定长度指令编码有什么优缺点？
可以简化硬件设计、减小指令译码的时间，但指令编码的效率不高，信息冗余度大，可扩展性差。
3.8在处理器工作频率、CPI和处理器性能方面，哪些因素会增加流水线深度？
时钟周期越小，则要求组合电路的延迟越小，流水线级数越多，但过多的流水线无助于处理器工作频率的提高。
CPI越大，为了提高运算效率则流水级数需求越多。
处理器性能和流水线级数是一个动态平衡的关系，需要具体在设计流水线的同时考虑冲突。
3.9一个时钟频率为2.5GHz的非流水式处理器，其平均CPI是4。
此处理器的升级版本引入了5级流水。
然而，由于如锁存延迟这样的流水线内部延迟，使新版处理器的时钟频率必须降低到2GHz。
（1）对一典型程序，新版所实现的加速比是多少？
（2）新、旧两版处理器的MIPS各是多少？
（1）对于一个有N条指令的程序来说：
非流水式处理器的总执行时间
5级流水处理器的总执行时间
加速比=
，N很大时加速比≈3.2
（2）非流水式处理器CPI=4，则其执行速度=2500MHz/4=625MIPS。
5级流水处理器CPI=1，则其执行速度=2000MHz/1=2000MIPS。
3.10随机逻辑体系结构的处理器的特点是什么？
详细说明各部件的作用。
随机逻辑的特点是指令集设计与硬件的逻辑设计紧密相关，通过针对特定指令集进行硬件的优化设计来得到逻辑门最小化的处理器，以此减小电路规模并降低制造费用。
主要部件包括：
产生程序地址的程序计数器，存储指令的指令寄存器，解释指令的控制逻辑，存放数据的通用寄存器堆，以及执行指令的ALU等几个主要部分构成。
3.11分别详细说明采用可变时钟周期与多时钟周期改进随机逻辑体系结构的原理。
CPU内部时序信号的定时方式可以分成同步控制、异步控制、联合控制三种方式。
其中同步控制指在任何情况下，所有指令在执行时所需的机器周期数和时钟周期数都固定不变。
同步控制的一种实现方式就是可变时钟周期，指CPU根据当前指令的操作特性调整时钟周期，将大多数指令操作安排在一个较短的机器周期内完成，对某些
升级会员 