计算机组成原理复习指导.docx
《计算机组成原理复习指导.docx》由会员分享，可在线阅读，更多相关《计算机组成原理复习指导.docx（26页珍藏版）》请在冰豆网上搜索。
计算机组成原理复习指导
计算机组成原理复习指导
//很久以前王道上找到的，可能有点旧了，仅供参考
第一章 概述
本章主要介绍计算机的组成概貌及工作原理,旨再使读者对计算机总体结构有个概括的了解,为深入学习以后各章打下基础。
计算机软硬件概念、计算机系统的层次结构、计算机的基本组成、冯•诺依曼计算机的特点、计算机的硬件框图及工作过程、计算机硬件的主要技术指标和本书结构及学习指南。
第一章 重点难点
计算机系统是一个非常复杂的系统，它由“硬件”和“软件”两大部分组成。
读者必须清楚地认识到“硬件”和“软件”各自在计算机系统中的地位和作用，以及它们相互之间的依存关系。
本课程旨在介绍计算机系统的“硬件”组成。
图1.1使读者一目了然地看到一个结构简单、清晰明了的计算机内部组成框图，并由此使读者领略全书的要点和各章节之间的相互关系。
图1.1全书各章节之间的关系
本章重点要求读者掌握一个较细化的计算机组成框图，如图1.2所示。
而且要求学生根据此图描述计算机内部的控制流和数据流的变化，从而初步认识计算机内部的解题过程。
由于本章的概念、名词较多，初学者也很难很快领会其确切含意。
但只要循序渐进地认真学习以下各章节，读者便会自然而然地对初学的各个概念和名词加深理解和牢牢掌握。
因此，学习时切忌急于求成，讲究的是按部就班，功到自然成。
本章的难点是:
计算机如何区分同样以0、1代码的形式存在存储器中的指令和数据。
第一章小结
学习本章后，要理解并掌握以下内容:
1.计算机系统的软硬件概念及它们之间的关系。
2.计算机系统的层次结构及计算机组成原理课程所对应的层次。
3.冯·诺依曼计算机的特点。
4.计算机硬件框图、各个部件的功能及硬件技术指标。
5.通过描述完成两条指令的全过程，进一步体会机器在解题过程中其内部的控制流和数据流的变化。
6.计算机如何区分均由0、1代码组成的指令和数据
7.区分下列概念:
主机、CPU、主存、辅存、存储单元、存储元件、存储字、存储字长、机器字长、指令字长。
第二章 不用看（上课时，唐老师没讲）
第三章 概述
总线的基本概念、总线的分类、总线特性及性能指标、总线结构和总线的判优控制及通信控制。
第三章 重点难点
学习本章应重点掌握:
1.有关总线的基本概念。
2.如何克服总线的瓶颈。
3.如何对总线进行管理，包括判优控制和通信控制。
本章的难点是总线的通信控制，既要解决通信双方如何获知传输的开始和结束，又要使通信双方按规定的协议互相协调配合来完成通信任务。
第三章 主要内容
3.2.1总线的基本概念
1.总线和总线上信息传输的特点
2.总线的传输周期
3.总线宽度
4.总线带宽
5.总线特性
6.总线标准
7.总线的主设备（模块）
8.总线的从设备（模块）
9.总线的分类
10.总线性能
3.2.2总线结构
单总线结构的计算机将CPU、主存、以及各种速度不一的I/O设备（通过I/O接口）都挂在一组总线上。
这组共享总线，极易形成计算机系统的瓶颈。
了解决总线的瓶颈问题，可采用多总线结构。
如果将速度不同的I/O设备分别挂在速度不同的总线上，如图3.1所示，从而提高整机的性能。
图3.1多总线结构
3.2.3总线控制
1.总线判优控制
当多个主设备同时请求占用总线时，必须由总线判优逻辑按其优先级别仲裁，决定由哪个主设备占用总线。
判优控制又分集中式和分布式两种，其中集中式总线判优逻辑有链式查询、计数器定时查询和独立请求方式三种，图3.2是这三种方式的示意。
图3.2集中式总线三种控制方式
2.总线的通信控制
总线的通信控制主要解决通信双方如何获知传输开始和传输结束，以及通信双方如何协调配合。
（1）同步通信
同步通信采用公共时钟，有统一的传输周期。
图3.3示意了同步通信的数据输入过程。
图3.3同步通信的数据输入过程
（2）异步通信
异步通信没有公共时钟，采用应答方式通信，允许总线上各模块的速度不一致，总线的传输周期不固定。
异步通信具体又分不互锁、半互锁、全互锁三种方式，如图3.4所示。
图3.4异步通信的三种方式
（3）半同步通信
如果将同步和异步通信相结合，既有公共时钟控制，又允许速度不同的模块和谐工作，采用插入等待周期的措施来协调通信双方的配合问题，称作半同步控制，如图3.5所示。
图3.5插入等待周期的半同步通信数据输入过程
（4）分离式通信
分离式通信将一个总线传输周期分解为两个子周期，每个子周期可供不同模块申请，每个模块都可以成为主模块。
获得总线使用权的主模块采用同步方式传送，且仅在传送命令和数据时占用总线。
总线上无空闲等待时间，最充分地发挥总线的有效占用。
第三章小结
学习本章要理解并掌握以下内容:
1.什么是总线？
为什么要采用总线？
总线上的信息传送有何特点？
2.为了减轻总线的负载和传输的可靠性，总线上的部件应具备什么特点？
3.总线的分类。
4.区分下列概念:
总线特性、总线性能、总线标准、总线宽度、总线带宽、总线的传输周期。
5.什么是总线的瓶颈？
如何解决总线的瓶颈？
6.如何提高总线结构的计算机速度？
第四章 概述
存储器分类和存储器的层次结构；主存储器（包括半导体存储芯片简介、静态随机存取存储器和动态随机存取存储器、只读存储器、存储器与CPU的连接、存储器的校验、提高访存速度的措施）；高速缓冲存储器（包括Cache的基本结构及工作原理、Cache--主存地址映像、替换算法）；辅助存储器（包括辅助存储器的特点及主要技术指标、磁记录原理和记录方式、磁盘存储器的结构、光盘存储器的存取原理）。
第四章 重点难点
学习本章应重点掌握:
1.存储系统层次结构的概念，了解Cache－主存和主存－辅存层次的作用，以及程序访问的局部性原理与存储系统层次结构的关系。
2.各类存储器（主存、Cache、磁表面存储器）的工作原理及技术指标。
3.半导体存储芯片的外特性以及与CPU的连接。
4.如何提高访存速度。
本章的难点包括:
1.由于不同的存储芯片其基本单元电路是不同的，学习时不必死记硬背其具体电路，应从本质上理解其读写原理，从而提高对硬件电路的“读图”能力和分析能力。
2.在设计存储芯片与CPU连接电路时，关键在于存储芯片选片逻辑的确定。
要求学生必须综合应用以前学过的电路知识，结合存储芯片的外特性，合理选用各种芯片，准确画出存储芯片与CPU的连接图。
3.不同的Cache－主存地址映象，直接影响主存地址字段的分配及替换策略和命中率。
第四章 各节内容
4.2.1存储器的分类及存储系统的层次结构
1.存储器的分类
图4.1存储器分类
2.存储器的层次结构
图4.2存储器层次结构
4.2.2主存储器
1.主存的基本组成
图4.3是主存的基本组成框图。
图4.3主存的基本组成
2.主存与CPU的连接
（1）地址线的连接
（2）数据线的连接
（3）读/写命令线的连接
（4）片选线的连接
（5）合理选择存储芯片
3.提高访存速度的措施
为了提高访存速度可采用高速存储芯片、高速缓冲存储器Cache和调整主存结构等措施。
4.提高主存的可靠性
4.2.3高速缓冲存储器
1.Cache－主存地址映象
如图4.4所示。
图4.4三种映象主存地址各字段的分配
2.Cache的工作原理
当CPU要求访存时，地址总线上给出了主存地址，此地址经主存－Cache地址映象变换机构，形成Cache地址。
如果转换后的Cache地址与CPU欲访问的主存地址已建立了对应关系，即已命中，则CPU直接访问Cache存储体。
如果转换后的Cache地址与CPU欲访问的主存地址未建立对应关系，即未命中，此刻CPU不仅需访问主存，同时要将该存储字所在的主存块一并调入Cache。
调入Cache的前提是Cache中还有空块未被装满，否则需通过Cache替换机构，替换出Cache的某字块，重新装入新字块。
第四章小结
学习本章要理解并掌握以下内容:
1.存储系统的层次结构，为什么要采用层次结构？
如何管理存储器的层次结构。
2.主存的工作原理
3.区分下列概念:
主存、辅存、缓存、RAM、ROM、SRAM、DRAN、MROM、PROM、EPROM、EEPROMFlashMemory
4.动态RAM的刷新。
5.静态RAM和动态RAM的读写时序。
6.半导体存储芯片的外特性以及与CPU的连接
7.提高存储器可靠性的措施
8.Cache的工作原理、命中率及Cache与主存的地址映象。
9.对应直接映象、全相联映象和组相联影响，主存地址中各字段位数如何确定。
10.按字存取和按字节存取的区别。
11.提高访存速度的措施。
12.磁表面存储点的读写原理，根据不同的记录方式如何获得读写代码。
13.衡量半导体存储器和磁盘存储器的速度指标有何不同。
14.光盘与磁表面存储器的比较
第五章 概述
输入输出系统的发展概况及组成、I/O与主机的编址方式、传送方式、联络方式以及设备寻址；外部设备分类及简介、I/O接口的功能及基本组成；程序查询方式的工作原理及程序查询接口电路；程序中断方式的工作原理及程序中断接口电路、中断服务流程；DMA方式的特点、DMA接口电路的功能、组成、类型及DMA的工作过程。
第五章 重点难点
本章重点要求掌握主机与I/O交换信息的三种控制方式（程序查询、程序中断和DMA），以及它们各自所需的硬件及软件支持。
本章的难点包括:
1.处理I/O中断的各类软、硬件技术的运用。
2.DMA与主存交换数据的三种方法各自的特点。
3.周期窃取的含义。
4.CPU响应中断请求和DMA请求的时间。
第五章 主要内容
5.2.1输入输出的基本组成
1.I/O软件
2.I/O硬件
5.2.2I/O与主机的联系方式
1.I/O的编址方式统一编址或独立编址
2.I/O的联络方式立即响应方式、异步方式和同步方式
3.I/O的传送方式
4.I/O的连接方式辐射式或总线式
5.2.3I/O接口
根据I/O接口的功能，I/O接口的基本组成如图5.1所示。
图5.1I/O接口的基本组成
5.2.4主机与I/O交换信息的控制方式之一—程序查询方式
程序查询方式接口电路的基本组成如图5.2所示。
图5.2程序查询方式接口电路的基本组成
5.2.4主机与I/O交换信息的控制方式之二—程序中断方式
程序中断方式接口电路的基本组成如图5.3所示。
图5.3程序中断方式接口电路的基本组成
5.2.5主机与I/O交换信息的控制方式之三—DMA方式
图5.4是简单的DMA接口组成框图。
图5.4简单的DMA接口组成原理
第五章小结
学习本章后要理解并掌握以下内容:
1.区分下列概念:
I/O编址方式、传送方式、联络方式、连接方式、控制方式。
2.比较I/O与主机交换信息的三种控制方式。
3.说明键盘、显示器、打印机通过什么控制方式与主机交换信息。
4.为什么要设置接口以及接口的功能。
5.结合程序查询方式的接口电路，说明程序查询方式的工作原理。
6.结合程序中断方式的接口电路，说明程序中断方式的工作原理。
7.结合DMA方式的接口电路，说明DMA方式的工作原理。
8.什么是多重中断，说明多重中断和单重中断的中断服务流程有何相同点和不同点。
9.区分CPU响应中断和响应DMA的时间。
10.比较DMA与主存交换信息的三种方法。
11.比较程序查询、程序中断和DMA三种方式的综合性能。
12.DMA方式的传送过程。
13.CPU对DMA请求和中断请求的响应时间有无区别，为什么？
14.DMA方式中有无中断请求？
如果有，说明其作用。
第六章 概述
计算机中有符号数（原码、补码、反码、移码）和无符号数的表示；计算机中数的定点表示和浮点表示；定点运算（算术移位和逻辑移位、补码加减、原码补码乘法、原码补码除法）及相应的硬件配置；浮点四则运算和算术逻辑单元及进位链。
第六章 重点难点
学习本章应重点掌握:
1.机器数与真值的区别。
2.计算机中如何表示数的符号。
如何表示“小数点”。
3.各种机器数（原码、补码、反码、移码）的应用场合及其它们与真值的相互转换。
4.当机器字长确定以后，对应定点机和浮点机中各种机器数的表示范围。
5.移位运算在计算机中的特殊作用，以及不同机器数的移位规则。
6.定点补码加、减、乘（Booth算法）、除运算和原码乘除运算。
7.浮点补码加减运算。
8.如何提高运算器的速度。
9.快速进位链的设计。
本章的难点包括:
1.由于±0的补码表示形式相同，故在机器字长相同的条件下，补码比原码和反码能多表示一个负数。
2.区分浮点数和补码表示的浮点规格化数这两个不同的概念，前者指的是真值，后者指的是机器数。
由于补码规格化数的特殊约定，两者表示的数其范围是不同的。
3.在定点机和浮点机中，如何判断运算结果溢出。
4.原码和补码乘除法运算其根本区别是对符号位的处理。
原码乘除法，结果的符号均和数值部分的运算分开进行；而补码乘除法，结果的符号是在数值部分的运算过程中自然形成的。
5.由于不同的机器数运算规则不同，造成运算器的硬件组成也不同（包括寄存器的位数，全加器输入端的控制电路等）。
6.区别[-x]和[-x*]（x*是真值x的绝对值）。
7.浮点数的阶码采用移码运算时，其阶码运算规则和溢出判断规则与补码运算是不同的。
第六章 主要内容
6.2.1计算机中数的表示
1.无符号数和有符号数
2.数的定点表示和浮点表示
6.2.2定点运算
1.移位运算
2.补码加法与减法运算
3.乘法运算
计算机中的乘法运算可用加法和移位操作实现，根据机器数的不同，又可分为原码乘法和补码乘法。
4.除法运算
计算机中的除法运算可用加（减）和移位操作实现，根据机器数的不同，又可分为原码除法和补码除法。
6.2.3浮点运算
1.浮点加减运算
2.浮点乘除运算
6.2.4并行加法器和进位链
1.单重分组跳跃进位链
2.双重分组跳跃进位链
第六章小结
学习本章后，要理解并掌握以下内容:
1. 机器数与真值的区别
2. 机器数（原码、补码、反码、移码）与真值的互相转换
3. 各种机器数的应用场合
4. 已知机器数字长，如何确定定点机和浮点机中机器数的表示范围
5. 定点补码加、减、乘、除运算和原码乘、除运算
6. 浮点补码加、减运算，浮点乘、除运算
7. 如何判断溢出
8. 不同的运算方法对运算器结构的影响
9. 如何提高运算器的速度
10. 快速进位链的设计
第七章 概述
机器指令的一般格式、操作数类型和操作类型、指令的地址格式和寻址方式、指令格式举例和RISC技术。
第七章 重点难点
学习本章应重点掌握:
1.指令系统主要体现在它的操作类型、数据类型、地址格式和寻址方式等方面。
2.机器指令的一般格式以及指令字中各字段的作用。
3.不同的地址格式对访存次数、寻址范围的影响。
4. 不同的寻址方式对操作数的寻址范围、所需的硬件支持、信息加工流程以及编程的影响。
5.RISC的主要特点及其与CISC的区别。
本章的难点包括:
1.掌握设计指令格式的方法，学会根据指令系统的要求，确定指令字中各字段的位数及其含义。
2.扩展操作码技术的运用。
3.当指令字长不等于存储字长时，应格外注意各种寻址方式和地址格式的运用。
4.在可按字节和字寻址的存储器中，不同的机器，其数据的存放方式是不同的。
5.数据“边界对准”方式和“边界不对准”方式对访存操作的影响。
第七章 主要内容
7.2.1机器指令
1. 机器指令的一般格式
图7.1是机器指令的一般格式。
图7.1指令的一般格式
2.操作数类型
机器中常见的操作数类型有:
地址、数字、字符、逻辑数据等。
3.操作类型
包括数据传送、算术逻辑运算、移位、转移、输入输出和其他类型的操作。
7.2.2寻址方式
1.指令寻址
2.数据寻址
（1） 立即寻址
（2） 直接寻址
（3） 隐含寻址
（4） 间接寻址
（5） 寄存器寻址
（6） 寄存器间接寻址
（7） 基址寻址
（8） 变址寻址
（9） 相对寻址
（10） 堆栈寻址
7.2.3RISC技术
1. RISC的主要特点
2. CISC的主要特点
3. RISC和CISC的比较
第七章小结
学习本章后，要理解并掌握以下内容:
1. 如何理解指令系统决定一台计算机的功能
2. 机器指令的一般格式，各个指令字段的作用
3. 在可按字节和字寻址的存储器中，数据有几种存放方式
4. 通常一台计算机有几大类指令
5. 不同的寻址方式对操作数的寻址范围以及对编程的影响
6. 不同的寻址方式所需的硬件支持
7. 不同的寻址方式其信息加工过程
8. 根据要求设计指令格式
9. RISC和CISC的区别
第八章 概述
CPU的功能及结构框图、指令周期、指令流水和中断系统（包括引起中断的各种因素，中断系统所需解决的共性问题，如中断请求标记、中断判优、中断响应、中断服务、中断返回、多重中断等）。
第八章 重点难点
学习本章应重点掌握:
1.CPU的功能和硬件组成。
2.CPU工作周期和指令周期的概念。
3.一个完整的指令周期中的信息流程。
4.如何提高控制器的处理能力。
5.中断系统需要解决的问题及实施方案。
本章的难点是掌握各种中断技术。
由于本章突出解决各种中断的共性问题，因此与第五章I/O中断相比，能更全面地体现中断系统在CPU中的重要地位和作用。
建议结合第五章学习中断系统，这样更有利于建立整机概念。
第八章 主要内容
8.2.1CPU的功能和组成
1.CPU的功能
2.CPU的组成
CPU的组成如图8.1所示。
图8.1CPU的组成框图
8.2.2指令周期
1.指令周期的概念
2.指令周期的流程
指令周期的流程如图8.2所示。
图8.2指令周期的流程
3.指令周期的信息流
8.2.3指令流水
1.指令流水概念
指令四级流水，如图8.3所示。
指令1
IF
ID
EX
WR
指令2
IF
ID
EX
WR
指令3
IF
ID
EX
WR
指令4
IF
ID
EX
WR
图8.3指令的四级流水
2.流水线中的多发技术
图8.4示出了这三种多发技术和普通四级流水技术的区别。
图8.4 四种流水技术的比较
8.2.4中断系统
1.中断系统需解决的问题
2.中断系统中的各种软、硬件技术
（1）设置中断请求标记
（2）设置中断判优逻辑
（3）CPU响应中断的条件和时间
（4）保护现场
（5）中断服务程序入口地址的寻找
（6）恢复现场和中断返回
（7）中断屏蔽技术
第八章小结
学习本章后，要理解并掌握以下内容:
1. CPU的功能和硬件组成
2. 指令周期和CPU工作周期的概念
3. 一个完整的指令周期中的信息流程
4. 如何提高控制器的处理能力
5. 什么是指令流水，影响流水线性能有哪些因素
6. 什么是中断？
中断系统需解决哪些问题？
如何解决？
7. 区分下列概念:
INTR、INT和EINT，向量地址和入口地址，中断隐指令，屏蔽技术
8. 计算机为实现多重中断，需有哪些硬件支持
9. 保护现场包括哪些内容，如何实现？
第九章 概述
微操作命令的分析（按取指周期、间址周期、执行周期和中断周期分析不同指令的微操作命令）、控制单元的外特性、多级时序系统、控制方式和控制信号实例分析。
第九章 重点难点
学习本章应重点掌握:
1.对应不同的指令，控制单元应发出哪些不同的操作命令。
2. 控制单元在不同指令的取指、间址和中断周期中，发出哪些相同的操作命令。
3.多级时序系统的作用。
4.控制单元的控制方式。
本章的难点是:
1.指令周期、机器周期、时钟周期与操作命令的关系。
2.中央控制和局部控制相结合的同步控制方式。
不同结构的计算机（总线结构和非总线结构）控制信号的特点。
第九章 主要内容
9.2.1控制单元的外特性
控制单元CU的外特性如图9.1所示。
图9.1控制单元的外特性
9.2.2微操作命令的分析
1.取指周期的微操作命令
2.间址周期的微操作命令
3.执行周期的微操作命令
4.中断周期的微操作命令
9.2.3多级时序系统
1.机器周期
2.时钟周期
机器周期、时钟周期和节拍的关系如图9.2所示。
时钟
时钟周期
T0
T1
T2
T3
机器周期
机器周期
图9.2机器周期、时钟周期和节拍的关系
3.指令周期、机器周期、节拍和时钟周期的关系
图9.3反映了指令周期、机器周期、节拍和时钟周期的关系。
图9.3指令周期、机器周期、节拍和时钟周期的关系
9.2.4控制方式
1.同步控制方式
（1）采用完全统一节拍的机器周期
（2）采用不同节拍的机器周期
（3）采用中央控制和局部控制相结合的方法
2.异步控制方式
3.联合控制方式
第九章小结
学习本章后要理解并掌握以下内容:
1.指令周期、机器周期、时钟周期的概念及它们之间的关系。
2.多级时序系统。
3.分析取指周期、间址周期、执行周期、中断周期的微操作命令。
4.什么是CU的控制方式，常见的控制方式。
5.以8085CPU为例，说明指令周期、机器周期和节拍与控制信号的关系。
第十章 概述
组合逻辑设计（包括组合逻辑
升级会员 