半导体存储器和可编程逻辑器件习题解答.docx
《半导体存储器和可编程逻辑器件习题解答.docx》由会员分享，可在线阅读，更多相关《半导体存储器和可编程逻辑器件习题解答.docx（14页珍藏版）》请在冰豆网上搜索。
半导体存储器和可编程逻辑器件习题解答
复习思考题
6-1ROM一共分为几种，它们都有哪些特性？
答：
只读存储器（ROM）实际上是一个具有n个输入和m个输出的组合逻辑电路,分为掩模ROM、PROM和EPROM三种。
掩模只读存储器是最早出现的只读存储器，在存储器出厂的时候，存储器中的数据就已经被固化在它的内部了；掩模只读存储器之能够读取数据，而不能写入数据。
PROM的总体结构和掩模ROM相同，都是由地址译码器、存储矩阵和输出电路构成。
PROM和掩模ROM不同的地方则在于，它们的存储单元具有不同的结构；PROM既可以读也可以写，但是只能写入一次。
可擦除的可编程存储器（EPROM）中存储的数据可以被反复擦除和重新编程，所以，它的应用范围比PROM更加广泛。
6-2为什么说ROM实际上一种组合逻辑电路？
答：
因为ROM中没有时钟信号，地址输入端和数据输出端构成了组合逻辑的一一对应关系。
6-3掩模ROM和PROM有什么区别？
答：
PROM和掩模ROM不同的地方则在于，它们的存储单元具有不同的结构；掩模只读存储器只能够读取数据，而不能写入数据，PROM既可以读也可以写，但是只能写入一次。
6-4PROM和EPROM的最大区别是什么？
答：
PROM存储单元和EPROM不同。
前者主要是熔丝和反熔丝结构，而后者则采用各种可擦除半导体结构。
PROM只能写一次，而EPROM能反复地擦和写。
6-5SRAM和DRAM的区别是什么？
在实际中，它们各自有什么用途？
答：
它们的存储单元结构不同。
SRAM不需要刷新，而DRAM需要不断地周期性地刷新。
6-6当字数不够用，位数也不够用时，应该怎样扩展存储器的存储容量？
答：
可以进行字扩展和位扩展。
6-7可编程逻辑器件主要有哪几种？
答：
有PAL、GAL、CPLD和FPGA等
6-8PAL器件和ROM的区别是什么？
答：
ROM只有或阵列都可以编程，而与阵列不能编程；PAL只有与阵列能编程，或阵列是固定的。
6-9怎样用PAL实现任意组合逻辑函数？
用PAL实现任意组合逻辑函数有什么限制？
答：
先将逻辑函数式化简，再按照乘积和的方式在PAL中进行编程。
并且，逻辑函数式中变量的数量必须小于PAL的输入端数，乘积项的数量必须小于或阵列中的或门的输入端数。
6-10GAL和PAL之间的主要区别是什么？
GAL和PAL相比有什么优越性？
答：
GAL可以反复编程，PAL则只能编程一次，另外，GAL还增加了OLMC。
GAL由于增加了OLMC，所以功能更加完善，可以实现更加复杂的逻辑电路。
6-11GAL器件的OLMC有哪几种工作模式？
答：
有专用输入模式、专用组合输出模式、复杂模式、组合输入/输出模式和寄存器输出模式等五种工作模式。
6-12与GAL相比，CPLD有哪些不同？
答：
从结构和工作原理上看，CPLD可以看成是更加复杂的GAL，它由多个GAL器件排列在一起，并相互连接而成，其中每一个逻辑宏单元就是一个GAL。
6-13CPLD的基本结构包含哪些内容？
答：
CPLD主要由LAB、I/O控制块和PIA构成。
6-14ISP的含义是什么？
在CPLD中，是怎样实现ISP的？
答：
ISP的意思是系统内可编程功能。
CPLD的编程方式有多种，包括电路内测试器（ICT）编程方式、嵌入式处理器编程方式、MasterBlaster下载电缆编程方式和ByteBlasterMV下载电缆编程方式。
编程过程中，CPLD被焊接在电路板上，程序数据通过以上编程方式，经过电路板上的编程接口，写进CPLD之中。
6-15FPGA和CPLD有何不同？
它的基本结构包含哪些方面？
答：
主要是宏单元内部结构不同。
FPGA的宏单元内部主要是查找表结构，CPLD则是与或阵列结构。
FPGA主要由LAB、EAB、IOE和快迹互联网络构成。
6-16FPGA有哪几种配置方式？
它们各自的特点是什么？
答：
对FLEX10K系列FPGA的配置有两种方式可以选择，即主动方式和被动方式。
在主动方式下，FPGA和配置器会相互产生相应的控制和同步信号，当配置双方都准备好后，配置器开始向FPGA传送配置数据。
在被动方式下，配置过程将由一个智能主机（例如为控制器）全权控制。
智能主机从它的存储设备中提供配置数据。
在进行被动配置时，人们可以在电路系统仍然在工作的时候，对FPGA进行重新配置，改变它的逻辑功能。
FLEX10K系列FPGA的配置方式，可以通过两个专用管脚MSEL1和MSEL0上的高低电平来进行选择，
习题
6-1如果要用ROM设计一个5-32译码器，试计算需要多大的存储容量。
设计一个8-3优先编码器需要多大容量？
答：
5-32译码器所需存储容量为25×32=1024位；8-3优先编码器需要存储容量为28×3=768位。
6-2ROM中的数据表如表6.12所示，若将地址输入A2、A1、A0作为3个输入逻辑变量，将数据输出D3、D2、D1、D0作为函数输出，请写出输入和输出之间的逻辑函数式，并把它们化简成最简的与-或式。
表6.12题6-2数据表
地址/输入
数据/输出
A2
A1
A0
D3
D2
D1
D0
0
0
0
0
0
1
1
0
0
1
1
1
0
0
0
1
0
1
0
0
1
0
1
1
0
0
1
0
1
0
0
0
0
1
1
1
0
1
1
0
0
0
1
1
0
0
1
0
1
1
1
1
1
1
0
0
答：
6-3请用一片ROM实现两个3位2进制数相乘的乘法器。
列出ROM的数据表，并画出存储矩阵的点阵图。
答：
ROM数据表为：
地址输入
数据输出
A5
A4
A3
A2
A1
A0
D5
D4
D3
D2
D1
D0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
1
0
0
0
0
0
0
0
0
0
0
1
0
0
0
0
0
0
0
0
0
0
0
1
1
0
0
0
0
0
0
0
0
0
1
0
0
0
0
0
0
0
0
0
0
0
1
0
1
0
0
0
0
0
0
0
0
0
1
1
0
0
0
0
0
0
0
0
0
0
1
1
1
0
0
0
0
0
0
0
0
1
0
0
0
0
0
0
0
0
0
0
0
1
0
0
1
0
0
0
0
0
1
0
0
1
0
1
0
0
0
0
0
1
0
0
0
1
0
1
1
0
0
0
0
1
1
0
0
1
1
0
0
0
0
0
1
0
0
0
0
1
1
0
1
0
0
0
1
0
1
0
0
1
1
1
0
0
0
0
1
1
0
0
0
1
1
1
1
0
0
0
1
1
1
0
1
0
0
0
0
0
0
0
0
0
0
0
1
0
0
0
1
0
0
0
0
1
0
0
1
0
0
1
0
0
0
0
1
0
0
0
1
0
0
1
1
0
0
0
1
1
0
0
1
0
1
0
0
0
0
1
0
0
0
0
1
0
1
0
1
0
0
1
0
1
0
0
1
0
1
1
0
0
0
1
1
0
0
0
1
0
1
1
1
0
0
1
1
1
0
0
1
1
0
0
0
0
0
0
0
0
0
0
1
1
0
0
1
0
0
0
0
1
1
0
1
1
0
1
0
0
0
0
1
1
0
0
1
1
0
1
1
0
0
1
0
0
1
0
1
1
1
0
0
0
0
1
1
0
0
0
1
1
1
0
1
0
0
1
1
1
1
0
1
1
1
1
0
0
1
0
0
1
0
0
1
1
1
1
1
0
1
0
1
0
1
1
0
0
0
0
0
0
0
0
0
0
0
1
0
0
0
0
1
0
0
0
1
0
0
1
0
0
0
1
0
0
0
1
0
0
0
1
0
0
0
1
1
0
0
1
1
0
0
1
0
0
1
0
0
0
1
0
0
0
0
1
0
0
1
0
1
0
1
0
1
0
0
1
0
0
1
1
0
0
1
1
0
0
0
1
0
0
1
1
1
0
1
1
1
0
0
1
0
1
0
0
0
0
0
0
0
0
0
1
0
1
0
0
1
0
0
0
1
0
1
1
0
1
0
1
0
0
0
1
0
1
0
1
0
1
0
1
1
0
0
1
1
1
1
1
0
1
1
0
0
0
1
0
1
0
0
1
0
1
1
0
1
0
1
1
0
0
1
1
0
1
1
1
0
0
1
1
1
1
0
1
0
1
1
1
1
1
0
0
0
1
1
1
1
0
0
0
0
0
0
0
0
0
0
1
1
0
0
0
1
0
0
0
1
1
0
1
1
0
0
1
0
0
0
1
1
0
0
1
1
0
0
1
1
0
1
0
0
1
0
1
1
0
1
0
0
0
1
1
0
0
0
1
1
0
1
0
1
0
1
1
1
1
0
1
1
0
1
1
0
1
0
0
1
0
0
1
1
0
1
1
1
1
0
1
0
1
0
1
1
1
0
0
0
0
0
0
0
0
0
1
1
1
0
0
1
0
0
0
1
1
1
1
1
1
0
1
0
0
0
1
1
1
0
1
1
1
0
1
1
0
1
0
1
0
1
1
1
1
1
0
0
0
1
1
1
0
0
1
1
1
1
0
1
1
0
0
0
1
1
1
1
1
1
1
0
1
0
1
0
1
0
1
1
1
1
1
1
1
1
0
0
0
1
点阵图为：
6-4请用ROM设计一个组合逻辑电路，实现以下逻辑函数式
答：
先将上式化为最小项和的形式：
ROM点阵图如下图所示：
6-5使用ROM实现一个译码器，将4位2进制码转换成余三码。
答：
先列出ROM数据表如下：
地址输入
数据输出
A3
A2
A1
A0
Y3
Y2
Y1
Y0
0
0
0
0
0
0
1
1
0
0
0
1
0
1
0
0
0
0
1
0
0
1
0
1
0
0
1
1
0
1
1
0
0
1
0
0
0
1
1
1
0
1
0
1
1
0
0
0
0
1
1
0
1
0
0
1
0
1
1
1
1
0
1
0
1
0
0
0
1
0
1
1
1
0
0
1
1
1
0
0
×
×
×
×
0
0
0
0
ROM点阵图如下图所示：
6-6使用ROM实现一个译码器，将4位2进制码转换成8421BCD码。
答：
先列出ROM数据表如下：
地址输入
数据输出
A3
A2
A1
A0
Y3
Y2
Y1
Y0
0
0
0
0
0
0
0
0
0
0
0
1
0
0
0
1
0
0
1
0
0
0
1
0
0
0
1
1
0
0
1
1
0
1
0
0
0
1
0
0
0
1
0
1
0
1
0
1
0
1
1
0
0
1
1
0
0
1
1
1
0
1
1
1
1
0
0
0
1
0
0
0
1
0
0
1
1
0
0
1
×
×
×
×
0
0
0
0
ROM点阵图如下图所示：
6-7使用4片存储容量为1024×4位大小的RAM和一个2-4译码器74LS139设计一个存储容量为4096×4位大小的RAM。
答：
本题应使用字扩展方式来扩展存储容量：
6-8试分析图P6.49电路，写出Y3、Y2、Y1、Y0与A、B、C、D之间的逻辑关系式。
答：
Y3、Y2、Y1、Y0与A、B、C、D之间满足如下关系式：
6-9使用16片存储容量为1024×4位大小的RAM和一个3-8译码器74LS138设计一个存储容量为8192×8位大小的RAM。
答：
本题需用位扩展方式把存储器的字宽从4位扩展到8位，然后再用字扩展方式把存储容量从1024字扩展到8192字。
如图所示：
6-10使用PAL14H4产生以下逻辑函数式：
答：
先将上式化简得：
PAL14H4连接图如图所示：
6-11图6.50所示的是一个存储容量为8×4大小的ROM。
如果把它的地址输入A2、A1、A0作为输入变量，数据输出D3、D2、D1、D0作为函数输出，请写出它们之间的逻辑函数式。
答：
它们的逻辑函数式如下：
升级会员 