14章阶段性考核.docx

上传人:b****8 文档编号:28007687 上传时间:2023-07-07 格式:DOCX 页数:9 大小:77.16KB
下载 相关 举报
14章阶段性考核.docx_第1页
第1页 / 共9页
14章阶段性考核.docx_第2页
第2页 / 共9页
14章阶段性考核.docx_第3页
第3页 / 共9页
14章阶段性考核.docx_第4页
第4页 / 共9页
14章阶段性考核.docx_第5页
第5页 / 共9页
点击查看更多>>
下载资源
资源描述

14章阶段性考核.docx

《14章阶段性考核.docx》由会员分享,可在线阅读,更多相关《14章阶段性考核.docx(9页珍藏版)》请在冰豆网上搜索。

14章阶段性考核.docx

14章阶段性考核

-CAL-FENGHAI.-(YICAI)-CompanyOne1-CAL-本页仅作为文档封面,使用请直接删除

 

1-4章阶段性考核(总10页)

1-4章阶段性考核试卷

一、填空题(12小题,共22分)

1、在下图中填入计算机硬件系统基本组成部件的名称。

计算机硬件系统基本组成框图

答案:

A为运算器,B为控制器,C为存储器,D为输入设备,E为输出设备

2、存储器的写操作是将()中的数据传送到()中,该存储器位置中的原数据内容()。

答案:

运算器存储器的某个存储单元被替代

3、在页式虚拟存储器中,主存地址包括()和()两部分。

答案:

页号页内地址

4、在异步串行传输系统中,欲传送十六进制数据A4H,则起始位后面紧跟的二进制位是

()。

答案:

0

5、()总线便于实现PC与外设的简单快速连接,()总线有利于多媒体计算机处理三维数据。

答案:

USBAGP

6、在计数器定时查询方式下,采用()计数的方式,可使每个设备使用总线的优先级相等。

答案:

每次从上一次计数的终止点开始

7、ISA总线的最大数据宽度是(),EISA总线的最大数据宽度是(),PCI总线的数据宽度为(),可扩充到()。

答案:

16位32位32位64位

8、主存、快速缓冲存储器、通用寄存器、磁盘、磁带都可用来存储信息,按存取时间由快至慢排列,其顺序是()。

答案:

通用寄存器、快速缓冲存储器、主存、磁盘、磁带

9、在缓存—主存层次的存储系统中,存储管理常用的替换算法是()和(),前者命中率高。

答案:

LRUFIFO

10、使用高速缓冲存储器是为了解决(),缓存的地址对用户是(),存储管理主要由()实现。

使用虚拟存储器是为了解决()问题,存储管理主要由()实现。

后一种情况下,CPU()访问第二级存储器。

答案:

CPU和主存的速度匹配问题,提高访存速度透明的硬件扩大存储器容量硬件和操作系统不直接

11、存储器的带宽是指(),如果存储周期为TM,存储字长为n位,则存储器带宽为(),常用的单位是()或()。

为了增加存储器的带宽可采用()和()。

答案:

每秒从存储器中读出或写入的二进制代码位数学n/TMbps或Bps字/秒

单体多字结构低位交叉多体并行结构

12、一个容量16Mx8位的DRAM芯片,其地址线有()条,数据线有()条,地址范围为()H到()H(均用十六进制表示)。

答案:

248000000FFFFFF

二、选择题(包括单和多)(19小题,共38分)

1、以下有关存储器的叙述中正确的是()。

A、在虚拟存储器中,外存和主存以相同的方式工作,因此允许程序员用比主存空间大得多的外存空间编程

B、在虚拟存储器中,逻辑地址转换成物理地址是由硬件实现的,仅在页面失效时才由操作系统将被访问页面从外存调到内存,必要时还要先把被淘汰的页面内容写入外存

C、存储保护的目的之一是防止一个用户访问不是分配给他的主存区,以达到数据安全和保密的要求

D、以上都不对

答案:

C

2、现代微机主板上,采用局部总线技术的作用是()。

A、节省系统总线的带宽B、提高抗干扰能力

C、抑制总线终端反射D、构成紧耦合系统

答案:

A

3、在串行异步通信中,以下正确的是()。

A、通信双方不需要同步B、数据帧之间的间隔时间是任意的

C、数据帧中不包含控制信息D、数据帧之间的间隔时间是固定的

答案:

B

4、在三种集中式总线控制中,()方式对电路故障最敏感。

A、链式查询

B、计数器定时查询

C、独立请求

答案:

A

5、总线的数据传输速率可按公式Q=W

F/N计算,其中Q为总线数据传输率,W为总线数据宽度(总线位宽/8),F为总线时钟频率,N为完成一次数据传送所需的总线时钟周期个数。

若总线位宽为16位,总线时钟频率为8MHz,完成一次数据传送需要2个总线时钟周期,则总线数据传输速率Q为()。

A、16Mb/sB、8Mb/sC、16MB/sD、8MB/s

答案:

D

6、总线中数据信号和地址信号分别用一组线路传输,这种传输方式称为()。

A、串行传输

B、并行传输

C、复用传输

答案:

B

7、在三种集中式总线裁决中,()方式对电路故障最敏感。

A、链式查询B、计数器定时查询

C、独立请求D、都一样

答案:

A

8、在计数器定时查询方式下,若计数从0开始,则()。

A、设备号小的优先级高

B、每个设备使用总线的机会相等

C、设备号大的优先级高

答案:

A

9、在链式查询方式下,若有N个设备,则()。

A、有N条总线请求线

B、无法确定有几条总线请求线

C、只有一条总线请求线

答案:

C

10、一个16Kx32位的存储器,其地址线和数据线的总和是()。

A、48B、46C、36

答案:

B

11、采用四体并行低位交叉存储器,设每个体的存储容量为32Kxl6位,存取周期为400ns,

在下述说法中()是正确的。

A、在

内,存储器可向CPU提供26位二进制信息

B、在

内,每个体可向CPU提供16位二进制信息

C、在

内,存储器可向CPU提供26位二进制信息

答案:

C

12、某一RAM芯片,其容量为512x8位,除电源和接地端外,该芯片引出线的最少数目是()。

A、21B、17C、19

答案:

C

13、若主存每个存储单元存放16位二进制代码,则()。

A、其地址线为16根

B、其地址线数与16无关

C、其地址线数与16有关

答案:

B

14、下列叙述中()是正确的。

A、主存可由RAM和ROM组成

B、主存只能由ROM组成

C、主存只能由RAM组成

答案:

A

15、存取周期是指()。

A、存储器的写入时间

B、存储器进行连续写操作允许的最短间隔时间

C、存储器进行连续读或写操作所允许的最短间隔时间

答案:

C

16、某计算机字长是16位,它的存储容量是64KB,按字编址,它的寻址范围是()。

A、64KB、32KBC、32K

答案:

C

17、下述说法中()是正确的。

A、EPROM是可改写的,因而也是随机存储器的一种

B、EPROM是可改写的,但它不能作为随机存储器

C、EPROM只能改写一次,故不能作为随机存储器

答案:

B

18、磁盘的盘面上有很多半径不同的同心圆,这些同心圆称为()。

A、扇区B、磁道C、磁柱

答案:

B

19、某一RAM芯片,其容量为128Kx16位,除电源和接地端外,该芯片引出线的最少数目

是()。

A、33B、35C、25

答案:

B

三、判断题(1小题,共1分)

1、虚拟存储器的地址转换过程是由软件实现的。

()

答案:

四、问答题(6小题,共39分)

1、设有若干片256K

8位的SRAM芯片。

回答以下问题:

(1)采用字扩展方法构成2048KB的存储器需要多少片SRAM芯片

(2)该存储器需要多少地址线

答案:

(1)该存储器需要2048KB/(256K

8位)=2048KB/256KB=8片SRAM芯片。

(2)需要21条地址线(

),因为

=2048K,其中高3位(

)用于芯片选择,低18位作为每个存储器芯片的地址输入。

2、什么叫虚拟存储器采用虚拟存储技术能解决什么问题

答案:

虚拟存储器由主存储器和联机工作的辅助存储器(通常为磁盘存储器)共同组成,这两个存储器在硬件和系统软件的共同管理下工作,对于应用程序员,可以把它们看作是一个单一的存储器。

采用虚拟存储技术可以解决主存容量不足的问题。

虚拟存储器将主存和辅存的地址空间统一编址,形成一个庞大的存储空间。

在这个大空间里,用户可以自由编程,完全不必考虑程序在主存中是否装得下以及这些程序将来在主存中的实际存放位置。

3、何谓主存总线何谓I/O总线各有何特点

答案:

在双总线和三总线结构中分为主存总线和I/O总线,主存总线是连接CPU和主存储器之间的专用总线,速度高。

I/O总线是连接主机(CPU)与I/O设备之间的总线,可扩展性较好。

4、什么是总线通信控制为什么需要总线通信控制

答案:

总线通信主要解决通信双方如何获知传输开始和传输结束,以及通信双方如何协调配合。

因为总线是众多部件共享的,在传送时间上只能用分时方式来解决,所以通信双方必须按某

种约定的方式进行通信。

5、什么是存储密度什么是数据传输率

答案:

存储密度用来反映辅存《如磁盘)的记录密度,一般用道密度和位密度两个数值来表示。

道密度是磁盘沿半径方向单位长度的磁道数,记为tPm;位密度是单位长度磁道上存储二进制信息的位数,记为bpm。

数据传输率是指一秒钟内存入或读出二进制代码的位数或字节数,通常用波特率这个参量来描述,记为bps或Bps。

6、什么是快速缓冲存储器,它与主存有什么关系

答案:

快速缓冲存储器是为了提高访存速度,在CPU和主存之间增设的高速存储器,它对用户是透明的。

只要将CPU最近期需用的信息从主存调入缓存,这样CPU每次只需访问快速缓

存就可达到访问主存的目的,从而提高了访存速度。

主存的信息调入缓存要根据一定的算法,由CPU自动完成。

凡是主存和缓存已建立了对应关系的存储单元,它们的内容必须保持一致,故凡是写入缓存的信息也必须写至与缓存单元对应的主存单元中。

展开阅读全文
相关资源
猜你喜欢
相关搜索

当前位置:首页 > 解决方案 > 学习计划

copyright@ 2008-2022 冰豆网网站版权所有

经营许可证编号:鄂ICP备2022015515号-1